手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
举报
Advanced_Cadence_Verilog_Language_and_Simulation.rar
2008-11-16 21:11 上传
点击文件名下载附件
1.14 MB, 下载次数: 1264 , 下载积分: 资产 -2 信元, 下载支出 2 信元
Advanced_Cadence_Verilog_Language_and_Simulation
Advanced_SKILL_Language_Programming.rar
2008-11-16 21:14 上传
771.34 KB, 下载次数: 893 , 下载积分: 资产 -2 信元, 下载支出 2 信元
AMS_Designer.rar
2008-11-16 21:16 上传
4.02 MB, 下载次数: 1125 , 下载积分: 资产 -3 信元, 下载支出 3 信元
AMS_Flow.part1.rar
2008-11-16 21:19 上传
4.77 MB, 下载次数: 1414 , 下载积分: 资产 -3 信元, 下载支出 3 信元
AMS_Flow.part2.rar
465.15 KB, 下载次数: 801 , 下载积分: 资产 -2 信元, 下载支出 2 信元
Analog_Design_Environment.part1.rar
2008-11-16 21:25 上传
4.77 MB, 下载次数: 1322 , 下载积分: 资产 -3 信元, 下载支出 3 信元
Analog_Design_Environment.part2.rar
1.67 MB, 下载次数: 1138 , 下载积分: 资产 -2 信元, 下载支出 2 信元
Analog_Modeling_with_Verilog-A.rar
2008-11-16 21:28 上传
2.61 MB, 下载次数: 923 , 下载积分: 资产 -2 信元, 下载支出 2 信元
Design_Framework_II_(DFII).rar
2008-11-16 21:32 上传
1011.71 KB, 下载次数: 643 , 下载积分: 资产 -2 信元, 下载支出 2 信元
NC_Verilog_Simulator.rar
2008-11-16 21:36 上传
1.73 MB, 下载次数: 798 , 下载积分: 资产 -2 信元, 下载支出 2 信元
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-12-25 13:01 , Processed in 0.023099 second(s), 9 queries , Gzip On, Redis On.