jake的个人空间 http://blog.eetop.cn/1592 [收藏] [复制] [分享] [RSS]

日志

数字电路DFT

热度 12已有 2081 次阅读2021-1-15 02:44 |系统分类:芯片设计

设计 day1 就应该考虑 DFT 了,尤其是设计时钟模块,复位模块时。

 

数字电路最常用的 DFT 就是加 scan chAIn ATPG 工具产生 scan pattern 可以很高效地判断片子内部是否有缺陷。 测试时间是成本的重要部分。Die ATE 上多花 1ms 的测试时间,都会增加成本。 Scan pattern 因其高效,被视为最经济的 DFT

 

DFT 简而言之就两个词:

-        Controllability 可控性

-        Observability  可观察性

可控性Controllability 主要包括

-        时钟可控。 每一个时钟都应该加上 scan mux。在 ATPG mode 下,scan mux 切换到 scan clock 替换功能时钟 (functional clock) 驱动 flip flop 如果设计中用到 ICG (integrated clock gating) cell ATPG mode ICG 保持“透明” transparent scan clock 要畅通无阻通过 ICG 通常 ICG 会有一个 TE pin,连上 atpg_mode 信号就可以保证每个 scan clock pulse 都通过了。

-        复位可控。 每一个复位都应该加上 scan mux。在 ATPG mode 下,scan mux 切换到 scan reset 替换功能复位。 如果因为pin 紧张,无法提供 scan reset,可以在 ATPG mode 下把复位 tie 1

 

Observability  可观察性

如果电路内部某个 gate stuck at fault,是否都能观察到。 绝大部分 gate 如果有 stuck at fault 都会被 scan chain 捕捉到。输出的 scan pattern 与预期不一致,就说明片子内部有缺陷了。

ATPG 工具报告中的 test coverage可用来评估可观察性好坏。 如果test coverage % 比较低,就要研究如何让内部更多的信号可以被 scan chain 观察到了。 具体要看是哪部分电路覆盖率低,分析是否设计中有错造成部分 flip flop 没有加到 scan chain 里。 有些 gate 是无法完全覆盖的,如 scan mux, scan tie off   

 

提高 test coverage 的常用技巧

ATPG mode 下,把 registered output 反馈 (loop back) 到输入并和输入 mux 一下。 这样在 ATPG mode 下,不可控的输入也变得可控了。 切记:registered output Registered output flop 产生的。 这个 flop 如果在 scan chain 里,那它的值是可以被 scan pattern 决定的,这个也就是 scan pattern controllable 的。如果某个 output 是完全由组合逻辑产生的,那是不能 loop back和输入 mux 的。

 

综合工具插入 scan chain 后通常可以生成 DFT DRC 报告。 要看一下。 如果 DFT DRC 过不了,肯定有什么地方错了。

 

PnR (place & route) 是, 可以做 scan reordering,根据物理位置,优化 scan chain 

 

芯片规模不大,或是百万门级规模但功能单一,完全可以由设计人员自己做 DFT ,不需要专职的 DFT engineer

发表评论 评论 (13 个评论)

回复 andywang3791 2021-2-20 19:33
Hi, Jake, ICG里的TE是否接Scan_enable覆盖率更高一些?
另外design里的sram/flash这些macro在scanmode下如何处理呢?
回复 jake 2021-2-21 00:58
andywang3791: Hi, Jake, ICG里的TE是否接Scan_enable覆盖率更高一些?
另外design里的sram/flash这些macro在scanmode下如何处理呢?
试过用scan_enable驱动ICG TE,覆盖率反而降了。
另一个项目多一个专用的test mode signal驱动ICG TE,覆盖率确实提高了。
回复 jake 2021-2-21 01:03
andywang3791: Hi, Jake, ICG里的TE是否接Scan_enable覆盖率更高一些?
另外design里的sram/flash这些macro在scanmode下如何处理呢?
以前做过的项目 SRAM 的 BIST 是连接在 scan chain 里的。 启动 SRAM BIST,检查 BIST 结果是通过软件读写 BIST 寄存器实现的。
FLASH subsystem 没有接触过,无法给出建议,抱歉。
回复 andywang3791 2021-2-22 09:06
jake: 试过用scan_enable驱动ICG TE,覆盖率反而降了。
另一个项目多一个专用的test mode signal驱动ICG TE,覆盖率确实提高了。 ...
有点疑惑,看到一些资料说接Scan enable覆盖率会高一些,在capture阶段通过ICG的EN端来产生capture的clock,请问您说的test mode signal是否特指scan mode,在soc中通常testmode还包括scan/mbist/boundary scan等模式
回复 andywang3791 2021-2-22 09:07
jake: 以前做过的项目 SRAM 的 BIST 是连接在 scan chain 里的。 启动 SRAM BIST,检查 BIST 结果是通过软件读写 BIST 寄存器实现的。
FLASH subsystem 没有接触过,无 ...
想问下SRAM在scan-chain中,是否要做bypass处理?
回复 jake 2021-2-22 10:25
andywang3791: 有点疑惑,看到一些资料说接Scan enable覆盖率会高一些,在capture阶段通过ICG的EN端来产生capture的clock,请问您说的test mode signal是否特指scan mode,在so ...
SOC DFT 可以多加一个 test mode 信号,dft_icg_en -> ICG TE,这个 dft_icg_en 是 scan_mode 之外的 test mode 信号。 工具在生成 pattern 的时候是可以支持的。
回复 jake 2021-2-22 10:27
andywang3791: 想问下SRAM在scan-chain中,是否要做bypass处理?
SRAM 矩阵不应该在 scan chain 中的。
回复 andywang3791 2021-2-22 11:56
jake: SOC DFT 可以多加一个 test mode 信号,dft_icg_en -> ICG TE,这个 dft_icg_en 是 scan_mode 之外的 test mode 信号。 工具在生成 pattern 的时候是可以支持的 ...
Thanks,Jake,所以需要加一个test mode pin,该信号只用作去连接ICG的TE pin,这个pin在scan mode下需要一直为高吗?这个pin除了连ICG TE,是否还可以有其他用途
回复 jake 2021-2-22 21:55
andywang3791: Thanks,Jake,所以需要加一个test mode pin,该信号只用作去连接ICG的TE pin,这个pin在scan mode下需要一直为高吗?这个pin除了连ICG TE,是否还可以有其他用 ...
是的,多一个 pin,只用于 ICG TE。 这个 pin 的值由 scan pattern 决定。 绝大部分时间是高。 其他 DFT 功能如果需要,可以再加 pin。
回复 andywang3791 2021-2-23 08:58
jake: 是的,多一个 pin,只用于 ICG TE。 这个 pin 的值由 scan pattern 决定。 绝大部分时间是高。 其他 DFT 功能如果需要,可以再加 pin。 ...
有点疑惑,为什么说由scan pattern决定呢?这个pin也是由ATE驱动,那是什么时候驱动为低呢
回复 jake 2021-2-24 00:00
andywang3791: 有点疑惑,为什么说由scan pattern决定呢?这个pin也是由ATE驱动,那是什么时候驱动为低呢
这个 dft_icg_en 和 scan_enable 类似,由 pattern 决定何时为高何时为低。 绝大部分时间 dft_icg_en 应该为高。 为低的时候,根据电路中 ICG EN (functional enable) 是否为高,理论上工具是知道那些 flop 可以 capture 哪些不 capture。 有空我会做个试验,跑一下 Modus。 换工作后以前的设计看不到了。
回复 andywang3791 2021-2-24 15:06
jake: 这个 dft_icg_en 和 scan_enable 类似,由 pattern 决定何时为高何时为低。 绝大部分时间 dft_icg_en 应该为高。 为低的时候,根据电路中 ICG EN (functional en ...
Thanks jake,如果连SE,在scan enable为低时候,同样取决于function enable,听起来这个dft_icg_en确实和scan enable类似,不清楚为什么说用scan enable coverage会低一些
回复 jake 2021-2-24 22:47
andywang3791: Thanks jake,如果连SE,在scan enable为低时候,同样取决于function enable,听起来这个dft_icg_en确实和scan enable类似,不清楚为什么说用scan enable covera ...
我的理解是 scan_enable 决定 shift 还是 capture,如果 scan_enable 复用控制 ICG TE,会和 capture 有冲突,造成 coverage 降低

facelist

您需要登录后才可以评论 登录 | 注册

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2021-2-28 17:42 , Processed in 0.029999 second(s), 7 queries , Gzip On, Redis On.

返回顶部