FoldedCascode两级运放的带宽和PSRR提高的讨论

CmosLgh

大家好，我做了FoldedCascode两级运放，Miller补偿后f(-3dB)带宽仅有100多Hz了，还有PSRR仅有55dB，问问大家提高这两个方面通常有哪些做法？

下面附上我的电路图和仿真结果，大家多多讨论交流学习啦!
谢谢哈！

Schematic

dcOperation

MillerCompensation

dc_ac_Sim

PSRR

CmosLgh

电源VDDA=1.8V，负载电容CL=3pF。

补偿前：第一级输出端极点p1=1/(Rout1*Cout1)，第二级输出端极点p2=1/(Rout*CL);
Miller补偿后：第一级输出端电容Cout1增大到约为Av2*Cm，主极点p1'=1/Rout1*Av2*Cm, 其中式中Av2为第二级增益，Cm为Miller补偿电容;
                    而第二级输出端电阻减小为gm11/CL（因为高频下Cm短路效应，使得第二级共源管为MOSdiode连接，输出电阻由ro11减小到1/gm11），gm11为第二级共源管的跨导；次极点p2'=gm11/CL;
由此，补偿后的增益带宽积GBW=Av*p1'=(gm1*Rout1*Av2)*(1/Rout1*Av2*Cm)=gm1/Cm.

所以，增大gm1来增大主极点以提高带宽；增大gm11来增大次极点以拉远次极点保证足够的相位裕度，通常相位裕度为60°最好（低了运放输出会有过冲，低到45°会有30%的过冲; 高了运放输出的稳定时间会增加); 相位裕度要保证60°，次极点的位置至少要在2.2GBW外。

根据gmID理论，放大管Vdsa大约200mV时电流效率最合适，增加差分对管的宽长比可以提高gm1，但是电流一定的条件下增加宽长比Vdat会减小，因此，维持vdsat约200mV前提下，可通过增加差分对管的偏置电流来提高gm1。

这是最基本的做法，还有哪些其他的方法来增加带宽呢？

foliage_O_O

楼主可以看一下cascode补偿，也叫Ahuja补偿。

CmosLgh

liuzhy 发表于 2023-10-20 17:28
楼主可以看一下cascode补偿，也叫Ahuja补偿。

非常感谢大哥分享的paper正需要，之前看到中文版折叠点电容补偿的文献，现在终于看到这种补偿的原创paper啦

kaix959

请问PSRR怎么仿真啊？

CmosLgh

kaix959 发表于 2023-10-24 16:20
请问PSRR怎么仿真啊？

所给电源激励vdc上加一个1V的小信号（即vdc的acm填1V）进行ac仿真就好了，何乐年那本书上有原理解释呢

kaix959

CmosLgh 发表于 2023-10-24 17:20
所给电源激励vdc上加一个1V的小信号（即vdc的acm填1V）进行ac仿真就好了，何乐年那本书上有原理解释呢
...

好的可以了

XXXiab

楼主左边那部分电路是偏置嘛？用的什么偏置呢？

Yuuuuuu

你可以尝试一下加大一点电流，如果需求足够的话

EditorTan

学习了