设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › layout中lvs通过，但是erc出错

发新帖

查看: 1472|回复: 2

[求助] layout中lvs通过，但是erc出错

发表于 2023-4-11 13:32:05 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

错误定位是整个版图

回复

发表于 2023-4-12 15:21:03 | 显示全部楼层

这个问题要看看具体erc check rule里面对于这条error的定义，大概率可以认为是伪错

回复支持反对

发表于 2023-4-12 15:30:21 | 显示全部楼层

定位过去看一下是不是真错，假错可忽略

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-17 18:00 , Processed in 0.029882 second(s), 18 queries , Gzip On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表