设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › Cadence 仿真不相关电路相互影响

发新帖

查看: 1722|回复: 2

[求助] Cadence 仿真不相关电路相互影响

发表于 2015-2-11 07:11:22 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在仿真一个采样电路时，为了比较我把两个不同的SH电路（SH_1，SH_2）放在一个schematic里仿真，但是他们相互之间没有连接（已经检查很多次）结果在测SH_1的SNDR时我发现留着SH_2，SNDR=80dB，删掉SH_2的话SNDR=70dB，

这个是什么原理啊，头大，求指教啊

相关帖子

回复

发表于 2015-2-11 09:32:50 | 显示全部楼层

莫非两电路有相同名字的节点？又或者通过电源建立了联系？可以给两个不同的电源，分别供电，进行验证。期待楼主的结果。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-2-11 20:36:46 | 显示全部楼层

还是有连接，不然，是没有影响的，仔细检查电路，看是否有内部的节点有相同的名字

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-28 14:00 , Processed in 0.022725 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表