在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: flying591

VDS VdsatT?

[复制链接]
发表于 2009-2-26 13:23:14 | 显示全部楼层
vds> vgs-vt for in saturtion region
发表于 2009-2-26 16:33:06 | 显示全部楼层


原帖由 flying591 于 2009-2-25 16:27 发表
谢谢  终于找到正解了,可是用这种方法计算VDS很麻烦啊。我想算VDS是想算电路的各个节点的电压,就是所谓的工作点。
VDS在电路工作的过程中是变化的吗?我刚开始学,见笑了



前提是lz想要那么精确的算出工作点干什么呢
发表于 2009-2-26 23:09:35 | 显示全部楼层
其实我以前也困扰过类似问题。
就你所画的电路图来说
尾电流源的VDS是由其漏端电压所决定,也就是输入对管的源端电压
尾电流源被偏置电路所偏置,所以其决定了输入管的电流大小I
那么当你输入管的尺寸W/L确定时,输入管的过驱动电压vdsat就确定了下来。
输入管的栅端与源端相差恒定的vth+vdsat.
所以假设输入管的栅端电压Vin
那么尾电流源漏端电压就是Vin-vth-vdsat。
这样你就可以得到VDS了,当然我这里说的都是管子都处于饱和区的情况
如果你的输入电压Vin过低的话,那就要另说了。
发表于 2009-2-27 10:24:44 | 显示全部楼层
首先确定vdsat,尾电流管的静态vds由输入共模电压确定,所以对于尾管来说输入共模点不能太低,否则会使其进入线性区。对于输入管的vds,因为其输出点是高阻抗节点,这个就跟一个简单的二管反相器一样,它的输出电压从高电压跳到低电压之间的过渡带(放大区)很窄,而且输出阻抗越高越窄,仿真的时候可以外加大电感和电压源来稳定其输出电压点。所以输入管的vds就是你所希望的输出共模点电压减去尾电流管的vds,一般来说这些设置都是通过设计偏置电路来定好的。
新手路过,不对的地方请指教。
发表于 2009-2-28 20:47:19 | 显示全部楼层
由于那是高阻节点,所以一般通过反馈来分析电路的
发表于 2009-3-1 10:38:11 | 显示全部楼层


原帖由 122013137 于 2009-2-28 20:47 发表
由于那是高阻节点,所以一般通过反馈来分析电路的


但是如果是放大器,
要去仿它的开环特性(比如说开环增益,这在某些电路中要确定增益误差来说是必要的),接成反馈就不好仿了。
发表于 2009-3-1 11:36:28 | 显示全部楼层
为什么cadence算出来的Vdsat不等于Vgs-Vth
这个模型到底是怎么样的
发表于 2012-10-6 22:04:09 | 显示全部楼层
xiexie
发表于 2012-10-6 22:04:45 | 显示全部楼层
谢谢各位讲解
发表于 2012-10-7 04:09:57 | 显示全部楼层
你平常看到饱和区的公式是看不到vds的,只要vds大于vdssat,那个表达式就基本成立,根据它所作的设计就基本会工作。但是,如果不满足vds大于vdssat,电路也未见得就一定不工作,只是行为和最初设计可能不太相同,有些情况或许会更好,多数情况会差。
如果你在考虑差分对的尾电流设计,很不幸,那个条件不满足,CMRR会明显变差,如果使用单管做电流源来实现,vds由输入共模电压减去输入对管的VGS决定,如果vds够高,尾电流基本不变,如果接近甚至低于vdssat,尾电流会随输入共模变化,输出电压会受到共模信号影响,换句话,共模信号会被放大,这是一般差分对设计不希望看到的。
其他细节,有兴趣可以进一步讨论。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 23:37 , Processed in 0.023341 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表