请问大哥们帮忙看一下SiGe工艺中一个项目标准是否太高

mescru · 发表于 2009-2-16 20:23:29

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

问题一：这个设计标准高么（以前用的是cmos，现在刚改的SiGe工艺应该是双极的，不怎么了解）
工作频率：1.515G
输出功率:<40mW
杂散抑制比：>75dBc
相位噪声：[email=85dBc@100Hz]85dBc@100Hz[/email] ，[email=95dBc@1K Hz]95dBc@1K Hz[/email]， [email=105dBc@10kHz]105dBc@10kHz[/email]， [email=115dBc@100kHz]115dBc@100kHz[/email]
协调抑制: >30dBc

问题二：现在市场上的晶振频率是多少都有么？还是固定的啊（晶振不是某些东西固定的频率么？但是我在有的网站看到可以定制频率？）

ps：我菜鸟一个，真心的请教各位啊希望能和大家交流

meseasky · 发表于 2009-2-16 23:01:50

PLL么？

mescru · 发表于 2009-2-17 11:17:04

是啊是pll 标准高么？

bilinzhuxiao · 发表于 2011-1-17 11:46:04

用SiGe做pll的还真不多

azaki2k · 发表于 2011-8-9 10:22:46

用SiGe做pll的还真不多

请问大哥们帮忙看一下SiGe工艺中一个项目标准是否太高

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

请问大哥们 帮忙看一下SiGe工艺中 一个项目标准是否太高

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

请问大哥们帮忙看一下SiGe工艺中一个项目标准是否太高