求教运放输出共模点的设置

multiplus

小弟曾在ALLEN书中看到这样一句话，当运放的两输入接一块时，输出在一个所希望的静态点上
在实际的设计中，如简单两级七管单元的运放，两级按电流匹配来设计的话，运放的输出共模往往并不是在所希望的静态点上，
问题：在实际设计中应该将输出共模设计到所希望的静态点还是保持匹配
望牛人解答，谢谢

ccp106

先说明偶是模拟菜鸟，也谈谈自己的看法：我认为输出也有个输出共模范围，只要在这个之内应该对电路性能的影响不是很大，匹配应该考虑，不然由于管子的失配，可能导致电路性能的差别，应该比前一个大

multiplus

Allen的那句话主要是减小运放的失调电压，如果按照他的说法有可能设计一个40dB的运放用在负反馈系统中得到的失调可能比一个60dB的运放的失调小，这样不是很可观，有人这样尝试过吗

lianggu

if no dc feedback, the operating point at output could be any value between VDD and VSS since output node is hi-impedence. An high value resistor or inductor could be added in feedback path to bias output operating point with input operating point. Of course, AC path is still open.

martiny3

同意楼上的，但是在没有直流反馈回路的情况下，输出点的电压，不可能达到VDD和GND。

lianggu

Actually, the ouput operating point shifts from Vdd-Vdsat to Vsat when no DC feedback.

multiplus

lianggu:
  Thank you very much!

cicixu

学习了

zy_hit

单端输出的共模电平可以通过反馈回路确定
全差分输出一定要有共模反馈电路确定

timeless

学习了~~