日志
IC验证职位水涨船高！EETOP重磅推出《IC验证就业培训》课程！（含实训）！可推荐就业 ...
热度 10| |
在课程更新期间，采用浮动优惠方式。目前阶段，享有超级优惠价格 65折4569元，后期随着课程更新频度，将逐步上调价格，最终更新完成后为原价7999。（注：任何阶段购买都可学习更新完毕之后的全部99讲课程）
课程售前群已建立
课程导读：
课程讲师：
于兆杰博士
本课程讲师为大家已经非常熟悉的前华为海思于兆杰博士，于博士之前在创芯大讲堂平台上也开通过一系列的验证免费课程，深受用户喜爱。曾就职于知名大厂，数字芯片验证经验丰富，经过多年的基层编码以及一流研发体系的训练，除了对数字芯片验证技能有深刻的见解，另外对芯片设计验证研发体系也了然于心。
凡在创芯大讲堂上学过前期课程的老学员，也可以添加微信“ssywtt”，获得《零基础学习数字芯片设计验证从入门到实战！》课程的内部学生价。同时购买完课程的同学添加微信ssywtt也可以获得课程的实操平台地址。
同时本课程有设置了课程答疑群，大家可以添加微信“ssywtt” 拉大家进入EETOP的数字验证课程学习群。
本课程总共99学时，全部学完并顺利完成大作业部分的同学，EETOP将帮助推荐给相关用人单位。
课程第一部分为《数字芯片验证通识》本部分我们已全部为大家开放为免费学习，总共8个学时。
课程第二部分为《Verilog HDL入门》共18课时 课程第三部分为《System Verilog入门》共18课时 课程第四部分为《UVM验证入门》共23个课时 课程第五部分为《实验训练总结》共33个课时
课程理论部分
项目实训部分
本课程讲师曾就职于知名大厂，数字芯片验证经验丰富，经过多年的基层编码以及一流研发体系的训练，除了对数字芯片验证技能有深刻的见解，另外对芯片设计验证研发体系也了然于心。因此本课程的实训项目，借鉴知名大厂实训项目，整个实操通过一个完整的实例搭建，包括测试点分解、前端设计代码的书写、验证平台的搭建，以及每个阶段一系列研发文档的输出、实操环节，让学员掌握数字芯片流程中的每个环节，最终通过覆盖率的收集，检查项目验证的完备性，最终达到对芯片验证入门上手的效果。
理工科类本科及研究生相关专业：微电子，集成电路，电子信息，计算机，通信工程，自动化，机械电子，电气工程等专业。 理科类本科及研究生不相关专业：生物工程、化学工程与工艺、物理、材料工程等非集成电路相关专业，有意投身半导体事业的同学。 有意向转入IC行业的在职人士。
| 课程大纲 | 内容简介 | |
| 1 | 数字芯片验证通识 （8课时） | 第1讲数字芯片验证通识——数字芯片设计流程 第2讲数字芯片验证通识——数字芯片设计流程 第3讲数字芯片验证通识——数字芯片设计流程 第4讲开展数字芯片验证工作——上手操作一个简单的数字芯片验证过程 第5讲开展数字芯片验证工作——数字芯片验证研发流程（上） 第6讲开展数字芯片验证工作——数字芯片验证研发流程（下） 第7讲数字芯片验证基本技能——inux基础Vi编辑基础知识 第8讲数字芯片设计基本技能——She常见指令与gvim编辑器实操演示 |
| 2 | VerilogHDL入门 （17课时） | 第9讲VerilogHDL设计module结构分解认知 第10讲表达式操作符与操作数详解 第11讲VerilogHDL组合逻辑实现方式讲解与EDA实操（上） 第12讲VerilogHDL组合逻辑实现方式讲解与EDA实操（下） 第13讲VerilogHDL时序逻辑实现与EDA实操（上） 第14讲VerilogHDL时序逻辑实现与EDA实操（上） 第14讲VerilogHDL条件语句详解 第15讲VerilogHDL门级建模、数据流建模、行为级建模讲解与EDA实操 第16讲系统任务与系统函数以及codingstyte 第17讲高性能电路设计 第18讲数字电路复位 第19讲状态机（上） 第20讲状态机（下） 第21讲时序与时钟 第22讲异步时钟域的同步处理方式 第23讲握手协议详解 第24讲FIFO设计 第25讲低功耗设计有哪些？ |
| 3 | SystemVerilog入门 （18课时） | 第26讲SystemVerilog数据结构：数组、队列、结构体、枚举等讲解 第27讲SystemVerilog数据结构：数组、队列、结构体、枚举等调用函数EDA实操 第28讲SystemVerilog面向对象在验证中的应用——封装、继承、多态（上） 第28讲SystemVerilog面向对象在验证中的应用——封装、继承、多态（下） 第30讲SystemVerilog随机以及随机化的对象 第31讲SystemVerilog约束以及约束的对象 第32讲SVA讲解 第33讲SVA实操练习 第34讲覆盖率 第35讲覆盖率驱动验证 第36讲线程的概念 第37讲旗语和信箱简介 第38讲SystemVerilog验证平台简介 第39讲SystemVerilog中激励的发送 第40讲SystemVerilog中Checker的建立 第41讲SystemVerilog封装在tb中的应用 第42讲标准SV验证平台搭建 第43讲功能覆盖率的建立 |
| 4 | UVM验证入门 （23课时） | 第44讲什么是UVM，UVM与验证的关系 第45讲初步认识一个UVM验证环境 第46讲驱动设计——uvm_driver 第47讲interface和transaction的作用 第48讲env的在环境中的作用 第49讲monitor和agent的在环境中的作用 第50讲rm和scoreboard的的作用 第51讲sequence和sequencer的的作用 第52讲configuration和factory机制 第53讲TLM通信机制简介port和export 第54讲IMP的通信方式 第55讲FIFO的通信方式 第56讲uvm的phase机制 第57讲sequencer和driver的通信机制 第58讲如何发送sequence 第59讲UVM寄存器模型 第60讲前门访问和后门访问 第61讲实操UVM验证环境打印debug信息 第62讲实操激励的产生以及修改随机和约束 第63讲实操组件的配置 第64讲实操采样设计信号以及做checker 第65讲实操sequence的发送机制 第66讲实操寄存器模型 |
| 5 | 实验训练总结 （30课时） | 第67讲实训PPU项目芯片规格熟悉（上） 第68讲实训PPU项目芯片规格熟悉（下） 第69讲实训PPU项目设计代码结构分析 第70讲什么是测试点 第71讲实训PPU项目测试点提取 第72讲实训PPU项目验证方案 第73讲实训PPU项目初始环境搭建 第74讲实训PPU项目环境冒烟 第75讲实训PPU项目补全driver组件 第76讲实训PPU项目补全monitor、agent、env组件 第77讲实训PPU项目补全scorboard、referencemodel组件 第78讲实训PPU项目补全sequence和testcase 第79讲实训PPU项目代码覆盖率分析 第80讲实训PPU项目功能覆盖率 第81讲cornercase的补充与完善 第82讲验证报告的书写（上） 第83讲验证报告的书写（下） 第84讲PPU项目验证总结，问题回溯 第85讲IIC实训项目规格讲解 第86讲如何开展相关协议的学习 第87讲IIC实训项目设计代码结构分析 第88讲提取IIC的测试点 第89讲IIC验证方案指定 第90讲IIC验证仿真环境搭建（上） 第91讲IIC验证仿真环境搭建（中） 第92讲IIC验证仿真环境搭建（下） 第93讲IIC环境冒烟 第94讲IIC的case补全 第95讲IIC的覆盖率驱动验证流程 第96讲IIC补全case 第97讲IIC验证报告 第98讲IIC芯片验证总结 第99讲数字芯片设计验证关键知识点总结 |
/2 
eetop公众号
创芯大讲堂
创芯人才网