o 硕士及硕士以上,电子工程,通讯,计算机专业等优先
o 熟悉ASIC芯片设计和验证流程
o 熟悉SystemVerilog, Verilog等设计验证语言
o 精通UVM验证方法学
o 熟悉自底向上的Testbench的集成,有独立从头开发block, subsystem或IP DV环境的经验有加分
o 有AI,GPU, GPGPU 相关经验者优先
o 有GPGPU Power/Performance相关验证经验的同学优先考虑
o 熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用,有Cadence TBA或Palladium或PSS经验