关于SARADC电容阵列版图设计的资料

Jacob_Han · 发表于 2024-7-15 14:18:11

各位大神，本人正在进行一个16bit saradc的设计，分段电容阵列，计划采样mim电容，请问大家有没有相关资料，关于这个CDAC版图设计，包括电容排列，走线以及桥电容的处理之类的，感激不尽！！！

pg13 · 发表于 2025-3-31 11:19:34

blackspeed 发表于 2024-7-17 09:19
如果说Active device需要模型支持，对于尺寸有物理限制的话？Passive Device只要工艺能做出来，就没有尺寸 ...

请问工艺没有MOM电容的话，也可以自己尝试用MOM做CDAC吗

爱的战士 · 发表于 2025-3-17 09:17:37

blackspeed 发表于 2024-7-17 12:20
自己做没问题的，主要还是版图上的考虑，阵列匹配很重要。

前辈，想请教一下业界对于电容阵列的走线有没有什么共识？比如有一个8*8的阵列，该怎么排布电容的位置和走线长度才能让结果更好呢？

blackspeed · 发表于 2024-7-17 12:20:42

Jacob_Han 发表于 2024-7-17 09:49
感谢前辈，主要第一次做没有什么经验，pdk里给的mom最小尺寸都很大，想请问下这种高精度的sar ...

自己做没问题的，主要还是版图上的考虑，阵列匹配很重要。

Jacob_Han · 发表于 2024-7-17 09:49:45

blackspeed 发表于 2024-7-17 09:19
如果说Active device需要模型支持，对于尺寸有物理限制的话？Passive Device只要工艺能做出来，就没有尺寸 ...

感谢前辈

，主要第一次做没有什么经验，pdk里给的mom最小尺寸都很大，想请问下这种高精度的sar单位电容大多都用定制的mom电容嘛

blackspeed · 发表于 2024-7-17 09:19:12

如果说Active device需要模型支持，对于尺寸有物理限制的话？Passive Device只要工艺能做出来，就没有尺寸的极限。对于mom电容而言，只要finger space用工艺标准的rule，画多小的电容取决于你的设计，而不是PDK的限制。你们这些小朋友都太幸福了，好像没有PDK就不能做设计，以前的工艺哪有PDK，只要符合design rule，其余的就是你自己对器件物理的理解，去做你想要的尺寸。知不知道MIM比MOM多一层Mask吗？