求一个芯片内部的延时电路的设计方案

feiyufox · 发表于 2013-5-8 16:32:23

您需要登录才可以下载或查看，没有账号？注册

×

芯片内部要想做一个约0.5s的延时，对延时精度要求不算高，可以+/-20%由于时间达0.5s比较长，有没有比较简单的方案？
单纯用I/C充放电比较难实现0.5s的长时间
由于芯片本无CLK，为延时单做个振荡再分频好像有点太不合算，比较费面积
有没有什么好的方案建议？谢谢！

aqishisi · 发表于 2013-6-21 23:19:21

RCOS+DIVIDER靠谱！

fengluan · 发表于 2013-5-11 11:55:58

0.5s的延时，基本上肯定要用OSC分频l

wxwttf · 发表于 2013-5-9 15:08:03

控制逻辑单元，例如反相器的充放电时间不知道能不能达到0.5s,nA级别的放电，挂了几p的电容，臆想，不知道行不行，你可以试试

crown911 · 发表于 2013-5-9 14:59:09

回复 5# jiang_shuguo

同意这样做。

semico_ljj · 发表于 2013-5-9 10:30:58

做一个RC OSC，面积很小的，再分频
精度还可以的

jiang_shuguo · 发表于 2013-5-8 19:17:36

osc加分频器应该是最好的选择

zhanghao301 · 发表于 2013-5-8 18:04:36

这么长的时间只有用时钟分频来延时吧，做一个环形振荡器，很简单的。像DC-DC里面的软启动都需要外加电容来延时

feiyufox · 发表于 2013-5-8 17:20:22

没有什么可用的模块除了基准电压，偏置电流之类的

jiang_shuguo · 发表于 2013-5-8 17:02:13

能先说下芯片内还有那些可用的模块，如ADC等是否有，或者简单描述下该芯片的应用或功能

账号		自动登录	找回密码
密码			注册

[求助] 求一个芯片内部的延时电路的设计方案