数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30083|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] uart的testbench怎么写呢？？？ New	scutlee 2 小时前	246	neXtime 2 小时前
[求助] FIR滤波器画图求解 New	海神波塞冬昨天 16:34	075	海神波塞冬昨天 16:34
[讨论] use macro parama has not been defined New	scutlee 昨天 13:48	024	scutlee 昨天 13:48
[讨论] 可以直接#10ps 这样吗 New	scutlee 昨天 13:41	1114	zsftm 昨天 14:14
[求助] exciting host 如何理解？ New	yuanpin318 昨天 10:54	273	yuanpin318 昨天 18:14
[原创] PCIE New	want2019 前天 22:38	1173	jiangnaner 昨天 07:51
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？ New	Wade_ 前天 16:40	2124	Wade_ 昨天 09:34
[求助] VC Verification IP for SPI的Datasheet New	Ellis 3 天前	097	Ellis 3 天前
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料 New	BRN 3 天前	198	深圳华芯前天 10:31
[讨论] 什么情况下可以不用复位同步释放 New	scutlee 3 天前	2100	yuanpin318 前天 10:54
[求助] 请问DC综合的set_max_fanout和set_max_capacitance有什么区别呢 New	xingerzh 5 天前	096	xingerzh 5 天前
[求助] 求助一篇paper New	gentle_man 6 天前	1128	DT27 6 天前
[原创] 一站式芯片设计服务及主流晶圆厂流片代理服务+13862124271 New	plaza007 6 天前	070	plaza007 6 天前
[原创] 关于MIPI C-phy中SSDC码的作用 New	767781537 7 天前	1122	767781537 昨天 19:00
[讨论] 不编译用verdi打开filelist看代码	scutlee 7 天前	2160	gaurson 6 天前
[求助] 高通待遇	yhcao 2024-4-17	0261	yhcao 2024-4-17 18:44
[求助] 求帮忙，写断言时，使用\|->操作符，vcs报错	like_play_nt 2024-4-17	1124	like_play_nt 2024-4-17 13:42
[求助] ic设计vs验证	yhcao 2024-4-17	5254	wuruic 6 天前
[讨论] OR	fangwang85 2024-4-15	3201	kk2009 2024-4-16 19:53
[讨论] 异步复位同步释放和软复位	scutlee 2024-4-15	4183	robin0612 1 小时前
[求助] 烧录失败	spring_biubiu~ 2024-4-15	089	spring_biubiu~ 2024-4-15 15:00
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	6302	scutlee 昨天 09:28
[求助] ！！求Verilog中case功能的综合优化算法！！	YYTS 2024-4-14	1178	YYTS 2024-4-14 17:50
[资料] 2015_Formal_Verification_An_Essential_Toolkit_for_Modern_VLSI_Design	思慕悟言 2024-4-13	0150	思慕悟言 2024-4-13 18:23
[求助] 求助实现一个公式的计算	yl_070 2024-4-12	2213	yl_070 2024-4-12 14:38
[原创] 用物联流量卡的监控器能改变移动流量卡吗	我威keniukaka 2024-4-11	0155	我威keniukaka 2024-4-11 17:38
[求助] 逻辑综合产生的Timing 和 Cell报告中的属性是什么意思？	Wade_ 2024-4-11	0163	Wade_ 2024-4-11 16:36
[讨论] 感觉数字比模拟需求大的多，准备转数字ic设计了 ...2	j1j1j1 2024-4-11	14693	j1j1j1 2024-4-12 09:07
[讨论] 弄错	jy7 2024-4-11	0171	jy7 2024-4-11 12:01
[讨论] 问个问题，1个clock和两个经过PLL产生的clock ...2	scutlee 2024-4-11	12314	xhopo 2024-4-15 16:32
[讨论] 如果用到时钟的下降沿会有什么影响？？？	scutlee 2024-4-10	7288	robin0612 3 天前
[讨论] 每个RTL文件都要加timescale吗？	scutlee 2024-4-10	3251	kk2009 2024-4-12 13:05
[原创] 这个消息可靠吗？	长啸天歌 2024-4-9	2328	长啸天歌 2024-4-10 09:02
[求助] PCIe上电配置内存空间问题	neXtime 2024-4-8	2190	neXtime 2024-4-8 16:51
[求助] 跪求文档 dwc_ddr4_multiphy_pub_databook - [悬赏 100 信元资产]	sanshi623 2024-4-8	4279	sanshi623 2024-4-9 15:45

12 3 4 5 6 7 8 9 10 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30083|排名: 8

快速发帖

站长推荐 /2