设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › PCB设计› Cadence PCB
收藏本版 (10) |订阅

Cadence PCB 今日: 0|主题: 351|排名: 54 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] candence 高速设计 attachment 就一小白523 2022-10-28 81187 就一小白523 2022-10-29 20:02
[原创] PCB厚铜板的设计，这一点一定要注意 attach_img edadoc2013 2022-8-16 11178 工大鱼肉 2022-8-16 11:11
[原创] 高端的DEBUG，往往只需要最朴素的测试方法 attach_img edadoc2013 2022-5-24 01148 edadoc2013 2022-5-24 16:22
[原创] 你别不信，几个MIL的误差就导致高速传输有误码啦！ attach_img edadoc2013 2022-8-23 21104 dihoo123 2023-4-3 15:44
[原创] 基于cadence的LMX2594RHAR_PLL_VCO DEMO设计 attachment yongli0521 2022-8-23 31122 ky175 2023-1-31 06:20
[原创] 说说PCB被绿的那些故事 attach_img edadoc2013 2022-8-9 31057 filetemp 2022-9-25 20:20
[原创] 过孔与SMD焊盘过近导致的DFM案例 attach_img edadoc2013 2022-6-6 01027 edadoc2013 2022-6-6 16:02
[原创] 关于DDR4的绕等长，您想知道的这本书上都有 attach_img edadoc2013 2022-9-28 01102 edadoc2013 2022-9-28 11:16
[原创] 电源大事，阻抗二字 attach_img edadoc2013 2023-2-20 21066 snow8321 2023-10-25 17:15
[原创] 盲埋孔PCB叠孔设计的利与弊 attach_img edadoc2013 2022-8-2 11060 guangch12 2022-9-17 10:34
[原创] 新话题来啦！仿真与理论的完美结合---开篇 attach_img edadoc2013 2022-11-2 31023 就一小白523 2022-11-2 17:15
[原创] ODT在手，DDR5布线可以任性走？ attach_img edadoc2013 2023-1-3 1966 gubels 2023-1-3 10:30
[原创] 昔日红极一时，如今重出江湖，这种按键位要怎么设计 attach_img edadoc2013 2022-9-7 0972 edadoc2013 2022-9-7 18:55
[原创] 关于DDR4的绕等长，您想知道的这本书上都有 attach_img edadoc2013 2022-9-28 0947 edadoc2013 2022-9-28 11:13
[原创] PCB设计---深入浅出的反弹图 attach_img edadoc2013 2022-11-17 0938 edadoc2013 2022-11-17 19:23
[原创] “一秒”读懂串扰对信号传输时延的影响 attach_img edadoc2013 2023-1-10 0926 edadoc2013 2023-1-10 13:47
[原创] 表层微带线从两端测试阻抗不一样？什么情况... attach_img edadoc2013 2022-10-13 1943 dihoo123 2023-4-3 15:49
[原创] 说高速信号过孔尽量少，高速先生却说有时候多点反而好？ attach_img edadoc2013 2023-2-13 2918 suifengerquba 2023-4-15 22:36
[原创] Allegro 出gerber的步骤 attachment devilhunter1314 2023-9-12 9927 2008layout 6 天前
[原创] DDR调试不通？先别扔，这个操作可能帮你逆袭！ attach_img edadoc2013 2023-2-2 1873 fox1012 2023-3-4 23:27
[原创] 电容这段走线影响这么大？ attach_img edadoc2013 2022-12-21 1876 落雪听禅 2023-4-17 07:40
[原创] 板内盘中孔设计狂飙，细密间距线路中招 attach_img edadoc2013 2023-3-27 0847 edadoc2013 2023-3-27 14:52
[原创] 浅谈RC电路 attach_img edadoc2013 2023-3-28 0894 edadoc2013 2023-3-28 16:48
[原创] 芯片那么小，封装基板走线损耗能大到哪去？ attach_img edadoc2013 2023-4-10 0899 edadoc2013 2024-4-2 11:33
[原创] PCB信号仿真之为什么DDR走线要同组同层？ attach_img edadoc2013 2022-12-1 1827 skahill 2024-3-12 11:12
[原创] 别闹，电源纹波测试不开玩笑 attach_img edadoc2013 2023-5-4 3771 jiangnaner 2023-5-4 15:45
[原创] 板厂阻抗控制5%为什么那么难？这个因素就可能把误差占满了！ attach_img edadoc2013 2023-2-8 1777 dihoo123 2023-4-3 15:28
[原创] 软硬结合板设计，过孔到软板区域的间距设计多少合适 attach_img edadoc2013 2023-3-27 1762 dihoo123 2023-4-3 15:33
[原创] PCB设计之实例解析传输线损耗 attach_img edadoc2013 2022-11-11 0795 edadoc2013 2022-11-11 10:49
[原创] PCB设计---深入浅出的反弹图 attach_img edadoc2013 2022-11-17 0766 edadoc2013 2022-11-17 19:25
[原创] PCB设计仿真之探讨源端串联端接 attach_img edadoc2013 2022-11-22 0750 edadoc2013 2022-11-22 14:39
[原创] 表层微带线从两端测试阻抗不一样？原因竟是…… attach_img edadoc2013 2022-10-25 1744 dihoo123 2023-4-3 15:52
[原创] 性能逆天的这种电容，你见过吗？ attach_img edadoc2013 2022-12-14 1770 loopgain 2022-12-14 15:35
[原创] 高速数字信号VS射频信号，到底哪个更难设计？ attach_img edadoc2013 2023-4-12 1749 lhxcyz 2023-4-12 18:12
[原创] 求助linux版的cadence spb 17.4安装包和教程 新人帖 ztylebron 2024-1-22 6700 haoranx98 2024-3-12 22:30
下一页 »
1234下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-14 12:08 , Processed in 0.019077 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块