比较器设计求问

924764754

比较器设计中，因为放可以采用预置放大器+静态锁存器的结构来提高比较器的速度。但是这篇文章中把静态锁存器放在了前面，而放大器放在了后边，这样难道不会避开了二者的优势区间，性能变差吗。

PS:这篇是2015年TCAS I的文章，方向是单斜式ADC

924764754

我不明白这样做的道理，希望大家不吝赐教

castrader

第一个电路只要是diode连接的PMOS比正反馈连接的PMOS宽长比大，就不算是静态锁存器，而依旧是提高了增益的比较器。但确实，第一级这样做完了再加一个OTA这样的第二级，实在是无法理解。