在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1367|回复: 0

[资料] 【华秋干货铺】电源PCB设计汇总

[复制链接]
发表于 2023-8-10 16:24:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在《PCB设计丨电源设计的重要性》一文中,已经介绍了电源设计的总体要求,以及不同电路的相关布局布线等知识点,那么本篇内容,小编将以RK3588为例,为大家详细介绍其他支线电源的PCB设计。

电源PCB设计

01
如下图(上)所示的滤波电容,原理图上靠近RK3588的VDD_CPU_BIG电源管脚绿线以内的去耦电容,务必放在对应的电源管脚背面,电容GND PAD尽量靠近芯片中心的GND管脚放置,如下图(下)所示。
其余的去耦电容尽量摆放在芯片附近,而且需要摆放在电源分割来源的路径上。
dd3d5e593605451fa9a2ba0b76672702~noop.image?_iz=58558&from=article.jpg

22e1f5bb94d64fe68a1312526e4e479e~noop.image?_iz=58558&from=article.jpg

02
RK3588芯片VDD_CPU_BIG0/1的电源管脚,保证每个管脚边上都有一个对应的过孔,并且顶层走“井”字形,交叉连接。
如下图是电源管脚扇出走线情况,建议走线线宽10mil。
5c6df1745e5d4a31b67fd4037adda112~noop.image?_iz=58558&from=article.jpg

03
VDD_CPU_BIG0/1覆铜宽度需满足芯片的电流需求,连接到芯片电源管脚覆铜足够宽。
路径不能被过孔分割太严重,必须计算有效线宽,确认连接到CPU每个电源PIN脚路径都足够。
04
VDD_CPU_BIG的电源在外围换层时,要尽可能的多打电源过孔(12个及以上0.5*0.3mm的过孔),降低换层过孔带来的压降。
去耦电容的GND过孔要跟它的电源过孔数量保持一致,否则会大大降低电容作用。
05
VDD_CPU_BIG电流比较大需要双层覆铜,VDD_CPU_BIG 电源在CPU区域线宽合计不得小于 300mil,外围区域宽度不小于600mil。
尽量采用覆铜方式降低走线带来压降(其它信号换层过孔请不要随意放置,必须规则放置,尽量腾出空间走电源,也有利于地层的覆铜),如下图所示。
bc3f1ade9247466e807a511ac1aa41b2~noop.image?_iz=58558&from=article.jpg

24ad3696c76d41c2b4c7875150e586e9~noop.image?_iz=58558&from=article.jpg

06
电源平面会被过孔反焊盘破坏,PCB设计时注意调整其他信号过孔的位置,使得电源的有效宽度满足要求。
下图L1为电源铜皮宽度58mil,由于过孔的反焊盘会破坏铜皮,导致实际有效过流宽度仅为L2+L3+L4=14.5mil。
5441b87982154286a7da4ef1a25d8874~noop.image?_iz=58558&from=article.jpg

07
BIG0/1电源过孔40mil范围(过孔中心到过孔中心间距)内的GND过孔数量,建议≧12个,如下图所示。
8c9d6529a0484794b16f3a3a6a03c9f4~noop.image?_iz=58558&from=article.jpg

08
BIG电源PDN目标阻抗建议值,如下表和下图所示。
2e2c36de8e2f4657ba990773c5bcc03e~noop.image?_iz=58558&from=article.jpg

6deeaabc83524c798c02cca13ac677e7~noop.image?_iz=58558&from=article.jpg

电源PCB设计
VDD_LOGIC
01
VDD_LOGIC的覆铜宽度需满足芯片的电流需求,连接到芯片电源管脚的覆铜足够宽。
路径不能被过孔分割太严重,必须计算有效线宽,确认连接到CPU每个电源PIN脚路径都足够。
02
如下图(上)所示,原理图上靠近RK3588的VDD_LOGIC电源管脚绿线以内的去耦电容,务必放在对应的电源管脚背面,电容的GND管脚尽量靠近芯片中心的GND管脚放置,如下图(下)所示。
其余的去耦电容尽量摆放在RK3588芯片附近,并摆放在电源分割来源的路径上。
061238649a3a49c3a71c56a3b9db8175~noop.image?_iz=58558&from=article.jpg

4fedb31232e14d5e96fbb5aaf442274b~noop.image?_iz=58558&from=article.jpg

03
RK3588芯片VDD_LOGIC的电源管脚,每个管脚需要对应一个过孔,并且顶层走“井”字形,交叉连接,如下图所示,建议走线线宽10mil。
986e3926e79d43fbba60300cfb4b4ae1~noop.image?_iz=58558&from=article.jpg

04
BIG0/1电源过孔40mil范围(过孔中心到过孔中心间VDD_LOGIC电源在CPU区域线宽不得小于120mil,外围区域宽度不小于200mil。
尽量采用覆铜方式,降低走线带来压降(其它信号换层过孔请不要随意放置,必须规则放置,尽量腾出空间走电源,也有利于地层的覆铜),GND过孔数量建议≧12个。
8f3e9c7932264206b31380aab9ef1e0d~noop.image?_iz=58558&from=article.jpg

05
VDD_LOGIC的电源在外围换层时,要尽可能的多打电源过孔(8个以上10-20mil的过孔),降低换层过孔带来的压降。
去耦电容的GND过孔要跟它的电源过孔数量保持一致,否则会大大降低电容作用,如下图所示。
2ff3cac227cf495da46a45199351046f~noop.image?_iz=58558&from=article.jpg

06
电源过孔40mil范围(过孔中心到过孔中心间距)内的GND过孔数量,建议≧11个,如下图所示。
d9f3c1b6d35143e684d524369b1e792e~noop.image?_iz=58558&from=article.jpg

电源PCB设计
VDD_GPU
01
VDD_GPU的覆铜宽度需满足芯片的电流需求,连接到芯片电源管脚的覆铜足够宽。
路径不能被过孔分割太严重,必须计算有效线宽,确认连接到CPU每个电源PIN脚的路径都足够。
02
VDD_GPU 的电源在外围换层时,要尽可能的多打电源过孔(10个以上0.5*0.3mm的过孔),降低换层过孔带来的压降。
去耦电容的GND过孔要跟它的电源过孔数量保持一致,否则会大大降低电容作用。
03
如下图(上)所示,原理图上靠近RK3588的VDD_GPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面,电容的GND PAD尽量靠近芯片中心的GND管脚放置,如下图(下)所示。
其余的去耦电容尽量摆放在RK3588芯片附近,并需要摆放在电源分割来源的路径上。
ba628ccb32f14bf884907ee651eeb79c~noop.image?_iz=58558&from=article.jpg

fb93ceb4264f4a199432b7e224cc3259~noop.image?_iz=58558&from=article.jpg

04
RK3588芯片VDD_GPU的电源管脚,每个管脚需要对应一个过孔,并且顶层走“井”字形,交叉连接,如下图所示,建议走线线宽10mil。
9493b3407798459793e02f146e3b910a~noop.image?_iz=58558&from=article.jpg

05
VDD_GPU电源在GPU区域线宽不得小于300mil,外围区域宽度不小于500mil,采用两层覆铜方式,降低走线带来压降。
9b73ba74d62d4c57b7542fbd826f7371~noop.image?_iz=58558&from=article.jpg

06
电源过孔40mil范围(过孔中心到过孔中心间距)内的GND过孔数量,建议≧14个,如下图所示。
0d4d983ea9454864b3b43362bf6da126~noop.image?_iz=58558&from=article.jpg

设计完PCB后,一定要做分析检查,才能让生产更顺利,这里推荐一款可以一键智能检测PCB布线布局最优方案的工具:华秋DFM软件,只需上传PCB/Gerber文件后,点击一键DFM分析,即可根据生产的工艺参数对设计的PCB板进行可制造性分析。
华秋DFM软件是国内首款免费PCB可制造性和装配分析软件,拥有300万+元件库,可轻松高效完成装配分析。其PCB裸板的分析功能,开发了19大项,52细项检查规则,PCBA组装的分析功能,开发了10大项,234细项检查规则。
基本可涵盖所有可能发生的制造性问题,能帮助设计工程师在生产前检查出可制造性问题,且能够满足工程师需要的多种场景,将产品研制的迭代次数降到最低,减少成本。
06f900ee41b547a98e81494b62521c42~noop.image?_iz=58558&from=article.jpg

电源PCB设计
VDD_NPU
01
VDD_NPU的覆铜宽度需满足芯片的电流需求,连接到芯片电源管脚的覆铜足够宽。
路径不能被过孔分割太严重,必须计算有效线宽,确认连接到CPU每个电源PIN脚的路径都足够。
02
VDD_NPU的电源在外围换层时,要尽可能的多打电源过孔(7个以上0.5*0.3mm的过孔),降低换层过孔带来的压降。
去耦电容的GND过孔要跟它的电源过孔数量保持一致,否则会大大降低电容作用。
03
如下图(上)所示,原理图上靠RK3588的VDD_NPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面,电容的GND PAD尽量靠近芯片中心的GND管脚放置,如下图(下)所示。
其余的去耦电容尽量摆放在RK3588芯片附近,并需要摆放在电源分割来源的路径上。
1aa6f4b08a0a4049bde5b900c3a006c0~noop.image?_iz=58558&from=article.jpg

70e429fb5d834f759dbac27fd0080941~noop.image?_iz=58558&from=article.jpg

04
RK3588芯片VDD_NPU的电源管脚,每个管脚就近有一个对应过孔,并且顶层走“井”字形,交叉连接,如下图所示 ,建议走线线宽10mil。
d45b057de1fe4e7c83196803c71055a7~noop.image?_iz=58558&from=article.jpg

05
VDD_NPU电源在NPU区域线宽不得小于300mil,外围区域宽度不小于500mil。
尽量采用覆铜方式,降低走线带来的压降(其它信号换层过孔请不要随意放置,必须规则放置,尽量腾出空间走电源,也有利于地层的覆铜)。
671dd34f96df4219a2a5ce8c5cf15250~noop.image?_iz=58558&from=article.jpg

06
电源过孔40mil范围(过孔中心到过孔中心间距)内的GND过孔数量,建议≧9个。
99ba892f9b2b4c0db1d778b4d32f4f6d~noop.image?_iz=58558&from=article.jpg

电源PCB设计
VDD_CPU_LIT
01
VDD_CPU_LIT覆铜宽度需满足芯片电流需求,连接到芯片电源管脚的覆铜足够宽。
路径不能被过孔分割太严重,必须计算有效线宽,确认连接到CPU每个电源PIN脚的路径都足够。
02
VDD_CPU_LIT的电源在外围换层时,要尽可能的多打电源过孔(9个以上0.5*0.3mm的过孔),降低换层过孔带来的压降。
去耦电容的GND过孔要跟它的电源过孔数量保持一致,否则会大大降低电容作用。
03
如下图(上)所示,原理图上靠近RK3588的VDD_CPU_LIT电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面,电容的GND PAD尽量靠近芯片中心的GND管脚放置,如下图(下)所示。
其余的去耦电容尽量摆放在RK3588芯片附近,并需要摆放在电源分割来源的路径上。
9d717ddc3266436bafbec7822eb21808~noop.image?_iz=58558&from=article.jpg

4e8700c90a7d46f39d8503902db8d3f3~noop.image?_iz=58558&from=article.jpg

04
RK3588芯片VDD_CPU_LIT的电源管脚,每个管脚就近有一个对应过孔,并且顶层走“井”字形,交叉连接,如下图建议走线线宽10mil。
11be328d3c094b12a035010388ad8eea~noop.image?_iz=58558&from=article.jpg

05
VDD_CPU_LIT电源在CPU区域线宽不得小于120mil,外围区域宽度不小于300mil。
采用双层电源覆铜方式,降低走线带来压降(其它信号换层过孔请不要随意放置,必须规则放置,尽量腾出空间走电源,也有利于地层的覆铜)。
80d0133b125d4c13abad2763c5009a86~noop.image?_iz=58558&from=article.jpg

06
电源过孔40mil范围(过孔中心到过孔中心间距)内的GND过孔数量,建议≧9个。
08747fdec2da48a995d2702d892c4f72~noop.image?_iz=58558&from=article.jpg

电源PCB设计
VDD_VDENC
01
VDD_VDENC覆铜宽度需满足芯片的电流需求,连接到芯片电源管脚的覆铜足够宽。
路径不能被过孔分割太严重,必须计算有效线宽,确认连接到CPU每个电源PIN脚的路径都足够。
02
VDD_VDENC电源在外围换层时,要尽可能的多打电源过孔(9个以上0.5*0.3mm的过孔),降低换层过孔带来的压降。
去耦电容的GND过孔要跟它的电源过孔数量保持一致,否则会大大降低电容作用。
03
如下图(上)所示,原理图上靠近RK3588的VDD_VDENC电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面,电容的GND PAD尽量靠近芯片中心的GND管脚放置,如下图(下)所示。
其余的去耦电容尽量摆放在RK3588芯片附近,并需要摆放在电源分割来源的路径上。
e0ac5af85d084897979309b619be445b~noop.image?_iz=58558&from=article.jpg

28692fced1c34e6fb520c6e6c6ca33a6~noop.image?_iz=58558&from=article.jpg

04
RK3588芯片VDD_VDENC的电源管脚,每个管脚就近有一个对应过孔,并且顶层走“井”字形,交叉连接,如下图建议走线线宽10mil。
5936e48f71584471ac037d491f63b8b6~noop.image?_iz=58558&from=article.jpg

05
VDD_VDENC电源在CPU区域线宽不得小于100mil,外围区域宽度不小于300mil,采用双层电源覆铜方式,降低走线带来压降。
4816409390da4c1f8dc379a815bb2d71~noop.image?_iz=58558&from=article.jpg

06
电源过孔30mil范围(过孔中心到过孔中心间距)内的GND过孔数量,建议≧8个。
14c78a364dcd401d961f7686c5a1b9ec~noop.image?_iz=58558&from=article.jpg

电源PCB设计
VCC_DDR
01
VCC_DDR覆铜宽度需满足芯片的电流需求,连接到芯片电源管脚的覆铜足够宽。
路径不能被过孔分割太严重,必须计算有效线宽,确认连接到CPU每个电源PIN脚的路径都足够。
02
VCC_DDR的电源在外围换层时,要尽可能的多打电源过孔(9个以上0.5*0.3mm的过孔),降低换层过孔带来的压降。
去耦电容的GND过孔要跟它的电源过孔数量保持一致,否则会大大降低电容作用。
03
如下图(上)所示,原理图上靠近RK3588的VCC_DDR电源管脚的去耦电容务必放在对应的电源管脚背面,电容的GND PAD尽量靠近芯片中心的GND管脚放置,其余的去耦电容尽量靠近RK3588,如下图(下)所示。
53ac65437fb84c9aad718c28566f302e~noop.image?_iz=58558&from=article.jpg

dd915e6cf11b457993bd9a60275f1713~noop.image?_iz=58558&from=article.jpg

04
RK3588芯片VCC_DDR的电源管脚,每个管脚需要对应一个过孔,并且顶层走“井”字形,交叉连接,如下图建议走线线宽10mil。
3433578c6397453a8fd1dd93ea36ee0a~noop.image?_iz=58558&from=article.jpg

当LPDDR4x 时,链接方式如下图所示。
2b916059d2bf44c7b1b9723fba929939~noop.image?_iz=58558&from=article.jpg

05
VCC_DDR电源在CPU区域线宽不得小于120mil,外围区域宽度不小于200mil。
尽量采用覆铜方式,降低走线带来压降(其它信号换层过孔请不要随意放置,必须规则放置,尽量腾出空间走电源,也有利于地层的覆铜)。
0c07248a50b04d7cb84529b15a5a9122~noop.image?_iz=58558&from=article.jpg

设计完PCB后,一定要做分析检查,才能让生产更顺利,这里推荐一款可以一键智能检测PCB布线布局最优方案的工具:华秋DFM软件,只需上传PCB/Gerber文件后,点击一键DFM分析,即可根据生产的工艺参数对设计的PCB板进行可制造性分析。
华秋DFM软件是国内首款免费PCB可制造性和装配分析软件,拥有300万+元件库,可轻松高效完成装配分析。其PCB裸板的分析功能,开发了19大项,52细项检查规则,PCBA组装的分析功能,开发了10大项,234细项检查规则。
基本可涵盖所有可能发生的制造性问题,能帮助设计工程师在生产前检查出可制造性问题,且能够满足工程师需要的多种场景,将产品研制的迭代次数降到最低,减少成本。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-4 15:55 , Processed in 0.078262 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表