LVS报假错如何debug

menghahameng · 发表于 2023-5-19 15:28:45

您需要登录才可以下载或查看，没有账号？注册

x

在一个模块的top LVS时，报错指向ESD中的某一极二极管，说他尺寸错误，但是这个尺寸的偏差比较小，也检查过layout并没有存在这个问题，请大佬赐教这种疑似假错的lvs结果应该如何debug。

pretty_hh · 发表于 2023-5-19 15:44:27

这种接法dio的数量不是一个吧，查查一定有dio的size电路和版图不一致，所以影响到了总size。

menghahameng · 发表于 2023-5-19 16:09:48

pretty_hh 发表于 2023-5-19 15:44
这种接法dio的数量不是一个吧，查查一定有dio的size电路和版图不一致，所以影响到了总size。 ...

对，相同的dio数量有多个，如果是这种情况的话，报错的layout size和sch size的差距应该是单个dio 的size尺寸的整数倍才对耶，但实际结果并没有倍数差距关系，所以在怀疑是不是别的引起的假错。

zzm1997510 · 发表于 2023-5-19 16:29:43

没有遇到过lvs假错的说法有可能是什么层次影响到了面积的判断建议跑一下drc确认一下如果都查出来没问题的话可以修改lvs规则文件里面的VARIABLE dio_err的数值单位应该是千分之一

光非 · 发表于 2023-5-19 16:30:19

有没有可能是 diode 识别层盖到了其他地方的 DIFF 上

test2022 · 发表于 2023-5-19 16:35:40

匹配单元跑的？

菜鸟xx · 发表于 2023-5-19 19:53:47

可以检查一下diode的各个layer，或者是其他dummy layer短路？
其实对于diode这种ESD保护器件来说，这点误差其实是可以忽略不记，可在lvs file中设置精度即可过验证

[求助] LVS报假错如何debug