在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1659|回复: 1

[招聘] 北京、上海、成都--高新内推,数字设计,数字验证

[复制链接]
发表于 2021-11-25 10:30:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 李默然 于 2023-5-21 17:48 编辑

数字设计:
岗位职责:
1. 根据构架改动撰写或更新设计文档
2. 编写或改进相关模块的RTL代码
3. 根据时序、面积、性能、功耗要求,优化RTL设计
4. 配合验证工程师一起验证其逻辑功能的正确性
5. 支持软件、驱动开发和硅片调试
任职要求:
1. 电子工程、微电子或相关专业,本科或硕士3年相关工作经验
2. 熟悉Verilog HDL ,具有一定的RTL开发经验,能够根据需求优化设计
3. 具备以下任一经验者尤佳:
4. 具有Graphics Compute(GPGPU)方面的设计经验
5. 熟悉计算逻辑(ALU)的流水线设计:例如浮点、定点运算的硬件实现和优化
6. 具有memory system的开发经验,熟悉Cache的硬件设计和优化



数字验证:
岗位职责:
1. 理解模块功能,撰写测试计划,用C/C++/SV实现图形芯片的直接和随机测试激励
2. 根据功能和性能开发各种monitor和checker ,以及assertion
3. 调试各种testench和testcase 失败案例, 找出failure原因,与设计工程师一起修复并验证bug
4. 进行回归测试,确保代码覆盖率和功能覆盖率达到tape out要求
5. 进行门级网表仿真,进行带时序或者功耗信息的后仿
6. 维护并改善testbench和验证流程,提高效率
任职要求
1. 电子工程、微电子或相关专业,本科或硕士1到3年相关工作经验
2. 熟练掌握Verilog, SV, C/C++, SystemC等语言
3. 熟悉testbench结构和验证方法学,比如UVM,OVM或VMM
4. 熟悉ASIC验证流程和常用EDA仿真、调试工具
5. 参与过大规模并行运算验证,大型Server级芯片验证,多核CPU,GPU或AI芯片验证经验者优先
6. 较强的解决问题能力,良好的沟通能力和团队协作能力
7. 良好的英文文档阅读与撰写能力


有意向的朋友,请发简历2261891747@qq.com,内部推荐。
 楼主| 发表于 2023-5-21 17:49:25 | 显示全部楼层
硕士3年以上哦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 05:11 , Processed in 0.013967 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表