在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18788|回复: 1

[求助] hyperlynx仿真参考层铺铜形状对阻抗的影响

[复制链接]
发表于 2021-1-10 14:27:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的高速走线在L1,参考层在L2:(1)我想仿真下L2铺铜形状对L1高速走线阻抗的影响,请问应该怎么处理?
(2)焊盘处的阻抗怎么仿真优化?
11124.jpg
发表于 2021-2-2 16:42:26 | 显示全部楼层
你好,请问你这个L2底层是怎么设置显示出来的?我的为啥没有,你是哪个版本
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 22:01 , Processed in 0.015126 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表