奈米片（Nanosheet）英特爾堆疊式奈米片電晶體讓 IC 電晶體密度再倍增

andy2000a

FROM TECHNEWS  

作者                                                        Evan |                             發布日期                                            2020 年 12 月 31



奈米片（Nanosheet）

intel-stacked-nanosheet-transistors-moores-law/
如今幾乎所有數位元件背後的邏輯電路都依賴於兩種成對的電晶體 – NMOS 和 PMOS。相同的電壓訊號會將其中一個電晶體打開，而將另一個關閉。將它們放在一起意味著只有發生些微變化時電流才會流通，進而大大降低了功耗。這些成對的電晶體已經彼此櫛次鱗比在一起好幾十年，但是如果電路要繼續縮小，它們就必須靠得更近。英特爾（Intel）在本週的 IEEE 國際電子元件大會（IEEE International Electron Devices Meeting, IEDM）上展示全然不同的排列方式：把一對電晶體堆疊在另一對上面。該方案有效地將一個簡單的 CMOS 電路所佔面積減半，這意味著未來 IC 積體電路晶片上的電晶體密度可能會增加一倍。

該方案首先使用了被廣泛認可的下一代電晶體結構，該結構有不同的稱呼，包括奈米片（Nanosheet）、奈米帶（Nanoribbon）、奈米線（Nanowire）或環繞式結構（Gate-All-Around, GAA）元件。和當前電晶體主要部分是由垂直矽鰭片組成之常見做法不同的是，英特爾奈米片的通道區是由多個相互堆疊之水平奈米級薄片組成。