在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2787|回复: 2

[求助] 为什么有时候对电路提取网表提不出来?

[复制链接]
发表于 2018-12-17 15:03:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
对电路提取网表提不出来,对其它大多数电路都能正常提取,报错显示   initializing simulation environment   , 请问怎么解决这个问题?提不出来网表无法对版图进行验证。
发表于 2018-12-18 15:24:04 | 显示全部楼层
建议尝试一下把转不出来的电路save and check一下,最好是check hierarchy every schematic,基本上就能解决大多数cdl转不出的问题了
发表于 2018-12-26 14:04:42 | 显示全部楼层
电路缺失PIN角或Label也无法导出网表
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 15:31 , Processed in 0.014153 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表