H.264视频编解码FPGA解决方案寻求合作

yinyidianzi · 发表于 2018-5-7 16:36:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 yinyidianzi 于 2023-3-1 16:06 编辑

H.264视频编解码是一个数字视频压缩标准，由VCEG(ITU-T Video Coding Experts Group)和MPEG(ISO/IEC Moving Picture Experts Group)联合组成的JVT(Joint Video Team)于2003年3月正式发布。H.264标准的主要目标就是在同等保真条件下，提高编码效率。这是一对矛盾，既然要求图像不失真，则图像传输的比特数就大，在网络带宽一定的情况下，图像信号传输的速度就快，因此，只有提高编码效率才能实现。

西安银亿电子以逻辑语言为基础编写的，以IP核的形式，在FPGA器件上运行，基于FPGA的解决方案使用FPGA为核心器件，实现H.264编解码的IP核，此解决方案为纯硬件的解决方案，启动时间可以忽略，编解码延迟为固定的延迟，在一定的优化情况下，延迟为所有解决方案里最小值，具体特点如下：

1.支持各种分辨率

视频分辨率配置灵活，最大可支持分辨率由FPGA的面积和资源而定，通过多个core的并行处理，可以很容易的支持诸如4K等高分辨率，单core最大支持的分辨率为4K。支持各种非标分辨率，例如1024*1024等（为了兼容行业标准，分辨率一般为32的倍数，如分辨率不能为32的倍数，需要补齐为32的倍数）

2.支持各种帧率

帧率由分辨率所决定，单核最大可以支持4K/30fps，1080P/120fps。可根据可用硬件资源和客户需求可提供帧率定制，如960P/120fps等。

3.编解码延迟低

在1080P/30fps的情况下，编码的延迟在0.5ms左右，解码的延迟在23ms以下，由编码，传输码流，到解码，所组成的完整过程中，延时在70ms以下。

4.占用FPGA资源小

单核所占的资源中，LUT占用最多，约为29000多个，其他的资源在占用率方面，均比LUT占比小。

5.码率控制灵活

针对特殊场景，例如带宽受限时，可以通过动态调整QP值（图像质量），将码流控制在要求的带宽之下。反之在带宽并不是决定性因素的时候，可以稳定QP值（图像质量）,以达到较好的图像质量

6.超长GOP支持

最大可以256帧才编码一个I frame，削减码流带宽高峰，仍保持优秀的容错性。

7.定制性强

可根据实际需求优化代码，提供例如局部QP（图像质量）增强等定制化的修改。

8.应用领域

Ø低带宽下、超低延时的星载/机载/弹载/车载视频数据链；

Ø需要超高清晰度、超低延时的摄像监控系统；

Ø海量视频数据压缩、存储等。

合作方式：1.卖IP core 2.卖图像处理板 3.卖H.264原码
有需要的可联系：13720751754（同微信）

yinyidianzi · 发表于 2018-6-22 10:34:06

总有同学希望看到用图中的测试方法来测试编解码的延时，放一张图给大家看一下，1080P 60fps，sdi摄像头输入，通过sdi分配器分出两路，一路直接进入显示器，另一路经过编码，rtp传输，然后解码后显示，左右画面的差距为大约20ms，和真实画面的延迟大约为100ms（延迟主要出现在sdi摄像头和分配器上），这种方式看似简单，实际误差极大，实在是不推荐使用！

yinyidianzi · 发表于 2018-6-25 12:21:31

H.264视频编解码低延迟xilinx Zynq系列FPGA解决方案资源占比详图如下： xilinx Zynq 7035.png

yinyidianzi · 发表于 2018-7-10 13:31:53

本帖最后由 yinyidianzi 于 2018-7-10 13:33 编辑

H.264视频编解码纯FPGA低延迟解决方案演示DEMO
点击以下文字观看.
H.264视频编解码低延迟解决方案配合自组网电台

H.264视频编解码低延迟解决方案多路输入输出

yinyidianzi · 发表于 2018-8-15 13:52:04

H.264纯FPGA视频编解码解决方案技术又上新台阶；
1080P 30帧，图像采集+编码+解码+显示，系统总延时在0ms~33ms之间（看配图）；
人机互助系统应用方案神器！

yinyidianzi · 发表于 2018-9-10 18:14:08

本帖最后由 yinyidianzi 于 2018-9-10 18:15 编辑

ZYNQ 7035小系统(40mm*50mm)，网口/串口/jtag/tf卡一应俱全!

yinyidianzi · 发表于 2020-11-27 12:52:46

本帖最后由 yinyidianzi 于 2020-11-27 12:54 编辑

DY-VC-2020-01视频切换模块

1.产品介绍

DY-VC2020支持多种视频信号输入输出的矩阵切换模块。采用XILINX ZYNQ-7020为主要视频处理核心，FPGA外挂DDR3、QSPI、EMMC等常用存储器；

DY-VC2020 支持多接口输入的视频编码模块，视频输入后可实现H.264视频编码后网口输出功能；

DY-VC2020 支持视频叠加、字符叠加、透明显示、画中画、缩放、屏幕截图等功能，可通过串口指令对以上功能进行控制。

2．技术指标

1) 1路3G-SDI输入，满足1080P 60Hz输入带宽；

2) 1路标准PAL输入；

3) 1路CameraLink输入；

4) 1路3G-SDI输出接口，满足1080P 60Hz输入带宽；

5) 1路HDMI输出接口，满足1080P 60Hz输入带宽；

6) 1路CameraLink输出接口；

7) 其他对外接口包括1路千兆以太网、1路USB2.0 OTG、2路RS422、2路RS232、扩展20路IO；

8) 输入电压范围6V~26V；

9) 功耗：2W。

3.尺寸

80*80mm。

4.环境适用性

1) 工作温度: -40℃～85℃；

2) 储存温度: -55℃～90℃。

asic_service · 发表于 2021-1-27 20:26:13

珠海芯思科技有限公司（SiliconThink），依托专业的设计团队（主要成员在数字IC/数字IP/FPGA设计有15+年设计开发经验），承接FPGA项目外包（设计开发），数字IP设计开发。

公司主要围绕自主开发的成熟IP核：H.264编解码器，JPEG编解码器，视频输入输出接口（HDMI/SDI/Camera Link），图像去噪（2D/3D滤波），Central DMA，OSD字符叠加等，承接视频处理类、算法类（AES/DES等）FPGA项目开发。

也承接算法类，AXI/AHB接口类等数字IP的定制设计开发。

项目交流，请联系：info@ siliconthink.cn。

研发经理简介：

sky：2006年电子科大毕业；前Verisilicon Senior Staff Engineer；数字电路前端设计从业14年；主要做视频IP设计（H.264/H.265编解码器设计，JPEG编解码器设计），CNN加速器IP设计。参与7颗ASIC/SOC芯片设计（量产3颗）。目前申请3篇国家发明专利。

H264_Pro_Brief.pdf (249.64 KB, 下载次数: 14 )

HDMI_RECV_user_guide.pdf (795.41 KB, 下载次数: 9 )

CDMA_Spec_pub.pdf (1.12 MB, 下载次数: 13 )

yinyidianzi · 发表于 2021-12-23 16:18:48

本帖最后由 yinyidianzi 于 2021-12-27 12:08 编辑

FPGA+国产海思asic解决方案
FPGA 型号依据需求任选，海思ASIC 型号为Hi3559。FPGA 完成5 路SDI 视频接收解析，把图像通过MIPI接口传输至Hi3559。FPGA完成图像缩放、图像拼接与图像显示、切换等功能，图像实时显示通过FPGA驱动HDMI接口实现。
Hi3559 负责实现图像压缩、解压，网络接口、USB 接口、CAN 总线接口的实现。Hi3559把需要回放显示的视频解压后通过PCIEX1接口传输至FPGA，由FPGA驱动HDMI接口显示；同时基于Hi3559 linux系统实现的仪表显示视频也通过该接口传输至FPGA，由FPGA驱动HDMI接口显示。系统还预留了Hi3559直接驱动HDMI送显功能。
Hi3559通过USB2.0Hub实现多路USB2.0接口，通过USB3.0Hub复用两路USB3.0接口，一路USB3.0接口供用户使用，一路USB3.0接口转换为SATA接口挂载SSD硬盘，完成数据的存储。 FPGA 海思.jpg

视频显示记录板(FPGA 海思3559).pdf (148.35 KB, 下载次数: 4 )

H.264视频编解码FPGA解决方案寻求合作

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2