在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3568|回复: 2

高性能6U VPX高速信号处理平台

[复制链接]
发表于 2016-10-24 11:57:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

产品编号:1501001

高性能6U VPX高速信号处理平台

( B-VPX6-6678 )

数据手册

( Data Sheet )

Version 1.0


1.jpg


清华大学设备仪器厂智能计算研发中心
|
清华仪器

1 板卡概述

1.1 板卡简介

B-VPX6-6678是一款基于6U VPX架构的高性能高速信号处理平台,该平台采用两片TI的KeyStone系列多核浮点/定点运算DSP TMS320C6678作为主处理单元,采用两片Xilinx的Kintex 7系列FPGA XC7K325T作为协处理单元,可支持两个标准HPC接口FMC子卡,两片DSP之间通过HyperLink进行高速互联,两片FPGA与两片DSP通过1个8端口的SRIO交换芯片连接至背板,板与板之间通过VPX背板实现高速SRIO互联,该板卡适用于软件无线电、雷达或声纳信号处理、智能信号分析、高速图形图像处理等场景,可广泛应用于航空航天,和各种机载、舰载、弹载设备。

1.2 功能框图

2.jpg

1-1 板卡功能框图

1.3 硬件指标

[size=8.0000pt]q 标准6U VPX规格,符合VITA46规范

[size=8.0000pt]q 板载2片TMS320C6678 DSP处理器、2片XC7K325T FPGA处理器以及1片SRIO Switch交换芯片

[size=8.0000pt]q 板载2个FMC高速扩展接口

[size=8.0000pt]q 板载大容量缓存


1.4 功能特性

[size=8.0000pt]q 两个多核DSP(TMS320C6678)处理节点,每一个处理节点均包含:

[size=8.0000pt]Ø 8个高达1.4G主频、浮点/定点运算TMS320C66x CPU核

[size=8.0000pt]Ø 1组512MByte DDR3-1333 SDRAM颗粒

[size=8.0000pt]Ø 1片32MB SPI Nor Flash

[size=8.0000pt]Ø 1片256Mb 并行Nor Flash

[size=8.0000pt]Ø 1片EEPROM,用于存储少量数据

[size=8.0000pt]Ø 1路SGMII 千兆以太网1000BASE-T连接至背板

[size=8.0000pt]Ø 1路x4的SRIO连接至SRIO 交换芯片

[size=8.0000pt]q 处理性能:

[size=8.0000pt]Ø DSP定点运算 40GMAC/Core * 16 = 640 GMAC

[size=8.0000pt]Ø DSP浮点运算 20GFLOPs/Core * 16 = 320 GFLOPs

[size=8.0000pt]q 存储性能:

[size=8.0000pt]Ø 动态存储:DDR3-1333缓存

[size=8.0000pt]Ø 静态存储:8Gb Nand Flash

[size=8.0000pt]q 互联性能:

[size=8.0000pt]Ø 两片DSP之间通过x4@3.125Gbps/lane HyperLink高速互联

[size=8.0000pt]Ø 两片DSP之间通过x1 SGMII高速互联

[size=8.0000pt]Ø 两片DSP之间通过x2 PCIe高速互联

[size=8.0000pt]Ø DSP与FPGA之间通过SRIO Switch进行互联

[size=8.0000pt]q 两个高性能FPGA(XC7K325T),每一片FPGA处理节点均包含:

[size=8.0000pt]Ø 2组2Gb DDR3-800 SDRAM颗粒,64位1.6Gb带宽

[size=8.0000pt]Ø 1片256Mb 并行Nor Flash,用于FPGA加载

[size=8.0000pt]Ø 1路x4的SRIO连接至SRIO交换芯片

1.5 接口特征

[size=8.0000pt]q VPX P1接口支持4 * SRIO x4 gen2(来自SRIO Switch)

[size=8.0000pt]q VPX P2接口支持2 * GTX x4 @3.125Gbps/lane (来自XC7K325T FPGA)

[size=8.0000pt]q VPX P3接口支持2 * LVDS x16(来自XC7K325T FPGA)

[size=8.0000pt]q VPX P4接口支持4* 千兆以太网口(分别来自DSP和XC7K325T FPGA)

[size=8.0000pt]q VPX P5与P6接口保留

[size=8.0000pt]q 板载2组FMC接口(分别来自两片XC7K325T FPGA),每组FMC接口含

[size=8.0000pt]Ø 80对LVDS信号(来自XC7K325T FPGA)

[size=8.0000pt]Ø 4 * GTX(来自XC7K325T FPGA)

[size=8.0000pt]Ø x4 LVDS 参考时钟

1.6 软件支持

[size=8.0000pt]q DSP的软件支持包含:

[size=8.0000pt]Ø DSP的PCIe驱动

[size=8.0000pt]Ø DSP的千兆以太网传输,支持TCP/IP协议

[size=8.0000pt]Ø DSP的Flash、网络加载

[size=8.0000pt]Ø DSP的HyperLink互联测试程序

[size=8.0000pt]Ø DSP的SRIO接口驱动程序

[size=8.0000pt]Ø DSP的Boot Loader引导程序

[size=8.0000pt]Ø DSP的GPIO中断服务测试程序

[size=8.0000pt]Ø DSP对FPGA的动态加载测试程序

[size=8.0000pt]q FPGA的软件支持包含:

[size=8.0000pt]Ø 完整的DDR3控制

[size=8.0000pt]Ø FPGA的并行模式加载

[size=8.0000pt]Ø FPGA与DSP之间的SRIO通信测试

1.7 应用场景

软件无线电、雷达或声纳信号处理、智能信号分析、高速图像处理、电子对抗等

1.8 物理与电气特征

物理与电气特征[size=8.0000pt]

板卡尺寸[size=8.0000pt]

160 x 100 mm[size=8.0000pt]

板卡供电[size=8.0000pt]

5A max@12VDC(±5%)[size=8.0000pt]

散热方式[size=8.0000pt]

金属导冷散热[size=8.0000pt]





1.9 环境参数

工作环境[size=8.0000pt]

工作温度[size=8.0000pt]

-40°~+85°C(工业级)[size=8.0000pt]

存储温度[size=8.0000pt]

-55°~+125°[size=8.0000pt]

工作湿度[size=8.0000pt]

5%~95%,非凝结[size=8.0000pt]







1.10 可靠性指标

可靠性指标[size=8.0000pt]

使用寿命[size=8.0000pt]

>10年[size=8.0000pt]

MTTR[size=8.0000pt]

<20分钟[size=8.0000pt]

MTBF[size=8.0000pt]

10,000,000小时[size=8.0000pt]

质量标准[size=8.0000pt]









2 订购信息

具体型号

产品描述

备注

交货期

B-VPX6-6678[size=8.0000pt]

高性能6 U VPX高速信号处理平台[size=8.0000pt]

工业级[size=8.0000pt]

4周内[size=8.0000pt]



&#169; 2015 V1.0
保留所有权利

清华大学设备仪器厂智能计算研发中心 | 清华仪器

发表于 2019-12-14 12:04:31 | 显示全部楼层
以太网走背板有什么标准和协议吗?
发表于 2020-4-3 09:55:09 | 显示全部楼层
这个我们也可以做!全套硬件+软件解决方案。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 23:34 , Processed in 0.028924 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表