DDR3 位宽

dyytx

DDR3预取8bit，那在I/O上是不是需要4个时钟才能传输完8bit数据？那总线位宽是64bit，是一次传输64bit还是也要4个时钟?

zhouzhiping849

DDR3 pre-fetch 8bit是指 总线位宽：芯片位宽（即I/0控制器位宽）=8:1，所以从memory cell array经到 I/O到data bus需要做并串转换， 同时I/O的clock freq需要提升到4倍的core freq，因为上下沿同时操作，所以最后data rate就是8倍的core freq。

--> 总线位宽是64bit，是1个时钟周期传输的。

dyytx

DDR3 pre-fetch 8bit是指 总线位宽：芯片位宽（即I/0控制器位宽）=8:1，所以从memory cell array经到 I/O到 ...
zhouzhiping849 发表于 2015-8-3 13:35

                               
登录/注册后可看大图

   64bit一个时钟周期指的是core freq吗？？？

zhouzhiping849

纠正一下我的说法：DDR3是ck双沿数据操作，假设总线上clock freq是800Mhz，总线位宽是64bit，那么理想状态下DDR3的频宽就是800Mhz*64bit*2 = 102400Mbit/s，此时DDR3内部的core freq是200Mhz。

--> 换句话说就是半个总线clock cycle传输64bit data，1个clock cycle就是传输128bit data。