在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: woshohanbao

[原创] DDR3信号参考选择

[复制链接]
发表于 2014-9-12 21:11:03 | 显示全部楼层
在JEDEC里边有规定ADD\CMD\CTRL\CLK信号是以VDD作为参考平面的,而DQ和DQS是以GND作为参考平面的。所以会有Verfdq和Vrefca,一般Vrefdq要对地方退耦电容,Vrefca要对Vdd放退耦电容。
不过在实际的设计中,Vref一般会用一个专用的基准源来提供,也就是说Vrefca和Vrefdq是连在一起的。实际上这么做了也没啥问题。
发表于 2014-12-13 15:28:17 | 显示全部楼层
到信号完整性方面的考虑的时候不能单纯的考虑GND了,要考虑的是参考回路参考面的概念!!
发表于 2015-3-12 13:54:29 | 显示全部楼层
地也行
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 19:11 , Processed in 0.019279 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表