版图新手

sunnygddd

请教：VDD和VDD!在LVS中检查有什么区别？现在只是知道带！是全局变量，但是在过LVS时，我根据电路打的pin VDD！LVS不会报错但是会报一个warning，Invalid PATHCHK request “！POWER": no POWER nets present.operation aborted.不知道是为什么？

zhai1618

不会报错指的是LVS就没有run出结果吧，这个应该是你lVS中断了，没有run！！！可能是short了

sunnygddd

回复 2# zhai1618


    是吗，但是我只是做了一个电阻的LVS，非常简单，电路图和版图都是只有一个电阻，电阻就是阱电阻，我问同事说因为我在电路中没有用到电源，所以就报错了，可以我用到地了，地同样也会报错？

bailan

tsmc18rf 工艺库的话
vdd 和 ground 的 label 要用 poly1 lvs 层才行， 用 poly1 pin层和别的层都不能通过。