在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6649|回复: 7

[求助] hspice(.sp)文件能否導入allegro PCBSI中?

[复制链接]
发表于 2012-12-14 11:04:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
intel的CPU,它的模型有两个,分别是Buffer_models和Package_models,前者是IBIS 文件,后者是sp文件。Package_models 是它的封裝,由几个sp文件和s20p 文件构成。想在allegro PCBSI 中做个反射仿真。但是Package_models 不知如何导入?求赐教。感谢。
发表于 2012-12-14 13:01:25 | 显示全部楼层
Just a guess, can you turn the Hspice model as a block to define ports and generate S-parameter files and then just simulate by s-parameter with other blocks.
发表于 2012-12-19 14:10:46 | 显示全部楼层
可以导入的。先把文件转换成DML文件,之后的操作就是一样的了!
发表于 2012-12-22 18:33:29 | 显示全部楼层
学习到了
 楼主| 发表于 2013-1-30 09:29:50 | 显示全部楼层
呵呵,package 是所谓的扁平格式,没办法导入。现在已经在尝试hspice 了
发表于 2013-2-20 20:06:55 | 显示全部楼层
直接用hspcie吧,cadence里面的tlsim有很多限制,只支持spice的一个很小的子集。
发表于 2015-5-17 17:47:01 | 显示全部楼层
hspice+1
发表于 2015-5-17 18:09:56 | 显示全部楼层
mmmmmmmm
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 18:42 , Processed in 0.024372 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表