设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 基于VHDL语言的卷积码编解码器的设计
12345
返回列表 发新帖
楼主: zjllh

[原创] 基于VHDL语言的卷积码编解码器的设计

[复制链接]
曾石头
发表于 2010-3-2 19:05:42 | 显示全部楼层
参考一下，谢谢了哦
回复 支持 反对

举报

victor2011
发表于 2011-3-9 09:56:13 | 显示全部楼层
thxxxxxxxxxxxxxxxxxxx
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

liujialiujia200
发表于 2011-4-14 16:13:25 | 显示全部楼层
回复 支持 反对

举报

robber666
发表于 2011-4-15 13:21:29 | 显示全部楼层
thxxxxxxxxxxxxxxxxxx
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

robber666
发表于 2011-4-15 13:26:53 | 显示全部楼层
，好，正在学习
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12345
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 03:14 , Processed in 0.015549 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表