设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 用dsp builder怎么生成不了vhdl文件啊？

返回列表发新帖

查看: 4944|回复: 5

用dsp builder怎么生成不了vhdl文件啊？

发表于 2010-3-24 23:41:35 | 显示全部楼层

我遇到的问题和三楼的一样，用的是DSP_builder9.0 、MATLAB R2009b、Quartus II 9.0，也是点击了signalcompiler5.1后出现analyse后面就没弹出需要的对话框了，弄了n久了，希望高手指点啊

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-3 05:34 , Processed in 0.014465 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表