EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: Synopsys Formality [打印本页]

作者: 张显宗 时间: 昨天 21:47
标题: Synopsys Formality
Formality 是一款形式化验证工具，用于检查两个设计（例如 RTL 和网表）的功能等效性。它还为 Design Compiler 和 Fusion Compiler 的综合结果提供工程变更单 (ECO) 辅助和调试功能。

作者: tyouxu 时间: 昨天 22:27
thanks.

作者: krman33 时间: 昨天 22:33
非常感谢

作者: kimi_chung2 时间: 昨天 23:15
thanks.

作者: tracy6969 时间: 4 小时前
thanks

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)