EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: IC验证，最简单的uvm环境搭建+ncverilog+simvision，从零到一搭建，第五篇 [打印本页]

作者: MinghuiZhong 时间: 2025-7-24 00:26
标题: IC验证，最简单的uvm环境搭建+ncverilog+simvision，从零到一搭建，第五篇

挨个写完后，需要编译一下。会发现很多问题。

1.编译顺序问题，需要先编译各种component，最后再编译tbtop，否则会报错找不到xxx.sv文件

2.调试手段，可以先单独编译其中一个component，确保这个component没有编译错误。再调试下一个。

3.需要再脚本中添加tb的目录。否则会报无法找到include中的文件

1. uvm_config_db机制的用法：

https://blog.csdn.net/2301_76660661/article/details/129765826

1. uvm树形结构的节点，往往需要高层次的组件来下发环境参数，或者通过配置来进行环境模式的变更。例如interface，环境中的driver和monitor都需要用到interface和DUT连接，interface往往在top中例化，输入不同的时钟和复位信号。interface例化好了之后就需要进行传递，传递的方法就是config_db机制。

2.set与get

假如有人给你寄了一封信，那么这封信寄到需要满足三个条件：有人寄信（寄信地址正确），有人收信（收信地址正确），信上有双方达成一致的收信人名字。这几个条件就是config_db机制的参数。set函数就是寄信，get函数就是收信。使用get_full_name()可以获得component的路径

3. config_db机制共有四个参数。

作者: MinghuiZhong 时间: 2025-7-24 00:27
由于字数限制，后面接入第六篇

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)