EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: Perc rule floating S/D [打印本页]

作者: happy_EE 时间: 2025-6-25 10:17
标题: Perc rule floating S/D
大佬们，有没有人写过Perc rule file，去检测floating source/drain/bulk? 如何去trace（S/D直连没问题，如果中间有hier或者res/switch）是关键。

作者: Quinn714 时间: 2025-6-25 16:58
你说的floating是指在版图上，source/drain/bulk没有连接到信号，浮空的metal？

作者: happy_EE 时间: 2025-6-25 20:05
本帖最后由 happy_EE 于 2025-6-25 20:08 编辑

Quinn714 发表于 2025-6-25 16:58
你说的floating是指在版图上，source/drain/bulk没有连接到信号，浮空的metal？

不是layout的啊，我程序的输入是CDL netlist。

对，从netlist找floating S/D/B, tutorial给的gate floating可以用，但是perc好像不支持其他terminal的floating check，难道是calibre认为一般designer不会犯floating S/D/B这样的低级错误？？哈哈

作者: 489315174 时间: 2025-6-26 13:38
可以参考我写的这个perc rule https://blog.eetop.cn/blog-765435-6950008.html

作者: happy_EE 时间: 2025-6-27 09:12

489315174 发表于 2025-6-26 13:38
可以参考我写的这个perc rule https://blog.eetop.cn/blog-765435-6950008.html

谢谢你！

我理解一下，下图是很简单的一个S/D tracing, 应该是没有S/D float情况，算法里我想跳过两个source中间的电阻，但是init里面已经定义了create_net_path -type {R}, 我想用perc::count -net $s_net, 如果找到多于2个结果，就算此device不float，可惜电阻挡住了（橘色箭头透不过）

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)