EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 25届二本微电子应届生找不到工作咋办 [打印本页]

作者: 纯xiaobai 时间: 2025-2-4 23:59
标题: 25届二本微电子应届生找不到工作咋办
本人今年毕业，实在很难找到工作，本人很想朝着模拟版图方向入行，但是在网上看，又在劝尽量朝芯片后端方向，现在很迷茫。本人找了芯片物理设计工程师，描述的是完成netlist到GDS的全流程工作，完成floorplan， place&route, timing closure,_power analysis，physical verification。有点看不太懂是干什么的，没咋接触了解过，这个岗位有前途吗，希望各位大佬为我解惑。本人纯小白

作者: chunk999 时间: 2025-2-5 08:20
问 HR 和一起来招聘的工程师。该具备什么知识技能。和适合什么岗位、

作者: jjtian_Jasper 时间: 2025-2-5 10:16
喜欢啥就做啥，方向听劝没参考性

作者: realgb 时间: 2025-2-5 11:06
这是数字电路后端

作者: sutaotao2001 时间: 2025-2-5 19:37
Thanks

作者: WrenQin 时间: 2025-2-6 23:22
1、芯片后端可以分成模拟后端跟数字后端两个方向。模拟后端就是模拟版图，根据前端给出来的原理图将版图画出来；数字后端（apr）就是根据数字前端给出的verilog网表，导入到工具里面，工具就会自动的布局走线，生成相应模块的gds。虽说是自动布局布线，但实际上需要工程师自己配置好相应运行的脚本，这个就比较考校自身的编程能力。模拟后端跟数字后端最终都是得到gds文件；
2、至于你说的那些floorplan、place and route、timing啥的，这个是后端工作的流程。在工作中你处理每一个模块的都会经历的流程。譬如说floorplan，就是布局。以版图为例，在版图开始前需要找电路或者负责顶层的工程师沟通好需要注意的事项，例如面积大小，出pin方向，匹配要求啥的；然后才到正式的place and route，就是走线；timing closure指的是时序收敛。涉及到需要做收敛时序的一般是数字后端岗位；power analysis指功耗分析；physical verification指物理验证，DRC/LVS/ERC这些；
3、说实话这两年芯片行业的行情都不是很好，版图的入行门槛也越来越高，应届生出来估计也有点悬，毕竟学校教的那点东西是远远不够的。真想入这行，那你就要多努力点了，网上多找几套资料多画几个模块。加油吧骚年

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)