EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 用截止区的MOS做大电阻会有什么问题？ [打印本页]

作者: lilub1988 时间: 2025-1-6 17:03
标题: 用截止区的MOS做大电阻会有什么问题？
在做极低拐点频率RC无源或者有源滤波时，用处于截止区的MOS实现大电阻可以省很多面积，但是会有什么风险呢？

作者: zhanweisu33 时间: 2025-1-6 17:13
万一完全截断了呢

作者: iTaogo 时间: 2025-1-6 17:32
https://bbs.eetop.cn/thread-968963-1-1.html

作者: lilub1988 时间: 2025-1-6 18:37

iTaogo 发表于 2025-1-6 17:32
https://bbs.eetop.cn/thread-968963-1-1.html

谢谢您的链接，这个接法当然没有问题，我其实是想问这种结构会有什么隐藏的缺点吗？毕竟面积省这么多，感觉好处来的太明显了，总感觉有隐藏的坑。

作者: peterlin2010 时间: 2025-1-6 19:07
标题: some
本帖最后由 peterlin2010 于 2025-1-6 19:08 编辑

大电阻 variation very large ..

can cut off region mos just like "leakage"

some sdt cell weak pull_up . pull_low tie-hi , tie_low use this

作者: zt_ic222 时间: 2025-1-6 19:11
世另我，我昨晚洗澡的时候也想到了这个方案，还没跟老大说

作者: xiaokk_88 时间: 2025-1-6 19:24
我见过这么做的，应该可以用在不是很关心准确拐点频率的场合
可以做个蒙特卡洛看看，等效电阻的偏差应该会非常大

作者: MoodyJ 时间: 2025-1-6 19:30
阻值随process偏差会很大；阻值太大的话来一点漏电dc就扛不住了。

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)