EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 下载奖励500信元！片上网络 (NoC) 互连和末级缓存 IP 如何优化 SoC 设计 [打印本页]

作者: 论坛管理员-1 时间: 昨天 20:57
标题: 下载奖励500信元！片上网络 (NoC) 互连和末级缓存 IP 如何优化 SoC 设计
本帖最后由论坛管理员-1 于 2024-11-18 20:57 编辑

SoC的复杂性正在以惊人的速度增长。可扩展的性能、提高功耗效率、管理由于功耗密度增加而产生的散热问题，以及同时实现时序收敛，是现代 SoC 设计的重要要求。

维持CPU性能的能力正在下降，设计师们面临着在既定的时间和预算内实现目标功耗、性能和面积的挑战。多核系统级芯片(SoC)设计的关键挑战包括高效的内核间通信和同步、跨多个内核维护缓存一致性以及减轻内存延迟和带宽限制的影响。所有这些挑战都需要精心的系统设计、有效使用缓存一致性协议、智能资源分配和先进的优化技术，以充分发挥多核SoC的潜力。

Arteris是领先的系统IP提供商，致力于加速当今电子系统中的系统级芯片（SoC）开发。我们为大家准备了以下Arteris的技术资料+技术讲座视频，让您进一步了解利用Arteris的片上网络（NoC）互连IP和SoC集成自动化技术来实现您的 SoC 目标。

大家扫一扫下面的二维码，填写信息，即可一键获取全部资料。

(, 下载次数: 0 )

成功下载后，回帖“已下载“，审核后即奖励300信元

PS：资料列表：

1、技术视频

本视频将带您了解片上网络 (NoC) 互连和末级缓存 IP 如何优化整个 SoC 设计，以及如何创建更少布线、更大带宽、更小面积同时具有优异的的效率、灵活性和可扩展性的 NoC，实现您的 SoC 目标。

(, 下载次数: 0 )

视频内容目录：

· SoC复杂性推动了优化功耗、性能和面积的需求

· 缓存和互连的作用以及它们对整个系统性能的重要性

· 片上网络互连IP的组件和功能

· 灵活的片上网络互连IP拓扑结构如何满足特定SoC的物理和性能约束

2、技术PDF资料+产品手册

(, 下载次数: 0 )

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)