EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: Synopsys 2018 System Verilog and UVM Lab files [打印本页]

作者: lianyi1990 时间: 2024-6-27 10:46
标题: Synopsys 2018 System Verilog and UVM Lab files
本帖最后由 lianyi1990 于 2024-6-27 10:47 编辑

ces_sva_2018.09.tar.gz
ces_svtb_2018.09.tar.gz

ces_uvm-1.2_2018.09.tar.gz
SystemVerilog UVM Workshop Student Guide 2018.09.pdf
SystemVerilog UVM Workshop Lab Guide 2017.03.pdf

ces_svrtl_2018.06.tar.gz
sv-rtl-2019-03-lab guide .pdf

see

https://bbs.eetop.cn/thread-971859-1-1.html

https://bbs.eetop.cn/forum.php?mod=viewthread&tid=971859&page=1#pid11246439

作者: 满嘴谗言 时间: 2024-6-27 11:35
赞一个~

作者: zixin1hao 时间: 2024-6-27 13:45
Thanks for sharing

作者: lhyi 时间: 2024-6-29 05:29
Thank you

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)