EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 这个是放在带隙基准里的运放，开环增益够，但是反馈精度差点，已经不知道咋调了 [打印本页]

作者: 姚老大的小跟班 时间: 2024-1-22 10:05
标题: 这个是放在带隙基准里的运放，开环增益够，但是反馈精度差点，已经不知道咋调了
这个是放在带隙基准里的运放，开环增益够，但是反馈精度差点，已经不知道咋调了

作者: gtfei 时间: 2024-1-22 10:47
本帖最后由 gtfei 于 2024-1-22 11:07 编辑

折叠的单极运放放在运放环路里，环路增益做到六七十db很轻松的吧？精度完全够用了。
你这明显是设计的问题，输出级的nmos共源共栅管的偏置都接一起了，完全是瞎搞。
参考一下别的帖子，先多了解了解：
折叠式共源共栅运算放大器的0.6umCMOS设计 - Analog/RF IC 资料共享 - EETOP 创芯网论坛 (原名：电子顶级开发网) -
在折叠式共源共栅电流镜中偏置电路的困惑 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -
关于折叠共源共栅运放的设计，求教一些问题 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

作者: tofu0525 时间: 2024-1-22 10:55
右下两颗mos的偏置你至少再多拉一条路径去给
另外开环增益够,你得确认input pair在你要电压下整颗op都运作在饱和区
举例来说你测试开环增益输入给1/2 VDD ，但是实际上放在你的带隙里输入不一定是1/2 VDD ，如果脱离饱和区增益就没了

作者: acging 时间: 2024-1-22 11:03
正如楼上所说，右下角NMOS偏置是有问题的，cascode管偏置要改。
建议跑dc看看工作点先，工作点有问题环路增益好不了的。

作者: 姚老大的小跟班 时间: 2024-1-22 14:17

gtfei 发表于 2024-1-22 10:47
折叠的单极运放放在运放环路里，环路增益做到六七十db很轻松的吧？精度完全够用了。
你这明显是设计的问题 ...

确实这个结构有点乱，我也不是很明白为什么他下面已经给了偏置，上面还整了个电流镜给

作者: 禅意 时间: 2024-1-22 14:33
cascode上面那层如果是用nativ管子的话倒是可以，用普通管子的要单独接个偏置，就不能这样接，会进入线性区，输出阻抗下降，增益变低。

作者: gtfei 时间: 2024-1-22 14:34

姚老大的小跟班发表于 2024-1-22 14:17
确实这个结构有点乱，我也不是很明白为什么他下面已经给了偏置，上面还整了个电流镜给 ...

这和上面的电流镜没有关系，上面的pmos可以用电流镜自偏置共源管实现双端转单端输出，这个是没问题的。
关键在于下面的nmos，共源共栅需要两个偏置电压，同时我看你的尺寸取得就很不可思议，基础还是打，经验还得练。

作者: smart丶杰 时间: 2024-1-22 14:35
2楼靠谱，先多看一些原理吧

作者: 姚老大的小跟班 时间: 2024-1-23 10:36

gtfei 发表于 2024-1-22 14:34
这和上面的电流镜没有关系，上面的pmos可以用电流镜自偏置共源管实现双端转单端输出，这个是没问题的。
关 ...

感谢大佬指点

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)