EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 蒙特卡洛仿真结果的直方图有什么含义？ [打印本页]

作者: 这是啥 时间: 2023-2-10 16:46
标题: 蒙特卡洛仿真结果的直方图有什么含义？
比如仿真一个运放的失配，将结果输出为直方图，直方图中的sigma是什么含义？3 sigma是什么含义？仿真出来所有的点落在3 sigma内是什么含义？有的点落在3 sigma之外是什么含义？
仿真得到这样的结果，该如何描述这个运放的失配呢？跟良率有什么关系呢？
注:图是在eetop上找的。
在eetop上看了一些帖子，很多都是讨论仿真设置和方法的，很少有对结果进行解析的，依稀记得学习概率论时有说过sigma代表百分之多少的概率，但具体应用还是有很多不理解的地方，望各位能指导一下。
( , 下载次数: 76 )

作者: 超高校级摸鱼王 时间: 2023-2-10 17:06
sigma = 标准差 == 衡量一组数据相对其平均值的偏离程度，标准差越小，数据分布越集中。
如果一组数据满足正态分布（分析mismatch时大多采用正态分布模型），则大约99.73%的数据将会落在平均值加减3sigma的区间内部，大约95.45%的数据会落在平均值加减2sigma的区间内部
因此，可以通过蒙卡得出的标准差推测良率：以运放input offset为例，如果design spec能容忍平均值-3sigma至平均值+3sigma范围的输入失调电压，则理论上输入失调电压限制的良率可以达到99.73%

建议楼主重新看一下概率论和正态分布的教科书。

作者: harbour123 时间: 2023-2-10 17:07
一般可以认为失调电压的值就是3sigma

作者: 这是啥 时间: 2023-2-10 18:08

超高校级摸鱼王发表于 2023-2-10 17:06
sigma = 标准差 == 衡量一组数据相对其平均值的偏离程度，标准差越小，数据分布越集中。
如果一组数据满足 ...

感谢回答，很有帮助。我有个问题，3 sigma表示大约有99.7%的数据会落在此范围，仿真的时候，有时跑200个点，所有点都落在3 sigma范围内。有时会有一些点落在3 sigma范围外，似乎电路失配越严重会有更多的点落在3 sigma范围外，这该如何解释呢？我一开始理解的是3 sigma范围内跑200个点，差不多会有1个点落在3 sigma范围内，电路做的差，标准差大，数据离散，仿真会发现有更多的点落在3 sigma范围内。但这个范围不是差不多固定有那么多的点吗？为什么波动会比较大呢？我想不通。

作者: 超高校级摸鱼王 时间: 2023-2-10 19:06

这是啥发表于 2023-2-10 18:08
感谢回答，很有帮助。我有个问题，3 sigma表示大约有99.7%的数据会落在此范围，仿真的时候，有时跑200个 ...

很简单，较多数据点落在3sigma外说明不满足前提条件——正态分布
或许可以由此推测电路设计存在潜在的问题，导致满足正态分布的mismatch引起了一些非正态分布的效应

作者: 这是啥 时间: 2023-2-10 22:52

超高校级摸鱼王发表于 2023-2-10 19:06
很简单，较多数据点落在3sigma外说明不满足前提条件——正态分布
或许可以由此推测电路设计存在潜在的问 ...

谢谢，学到了

作者: 这是啥 时间: 2023-2-13 15:59

超高校级摸鱼王发表于 2023-2-10 17:06
sigma = 标准差 == 衡量一组数据相对其平均值的偏离程度，标准差越小，数据分布越集中。
如果一组数据满足 ...

你好，我想再请教一个问题，后仿是否还应该做蒙特卡洛分析呢？后仿版图已经做好匹配了，此时再做蒙特卡洛分析是否必要呢？

作者: 可乐Instinct 时间: 2023-2-15 09:44
这个图里面std Dev代表什么东西？

作者: 这是啥 时间: 2023-2-17 00:20

可乐Instinct 发表于 2023-2-15 09:44
这个图里面std Dev代表什么东西？

标准差

作者: kanchiam 时间: 2023-2-17 09:18

这是啥发表于 2023-2-13 15:59
你好，我想再请教一个问题，后仿是否还应该做蒙特卡洛分析呢？后仿版图已经做好匹配了，此时再做蒙特卡洛 ...

後仿不用蒙地卡洛

因為蒙地卡洛是針對你設計的元件的size去作matching分析
後仿不用

作者: 这是啥 时间: 2023-2-22 21:58

kanchiam 发表于 2023-2-17 09:18
後仿不用蒙地卡洛

因為蒙地卡洛是針對你設計的元件的size去作matching分析

因为是针对size的，所以后仿就没有必要了对吗？提取寄生参数会不会对mismatch有影响呢

作者: kanchiam 时间: 2023-2-23 17:14
提取的寄生參數是元件因不同的形狀而多出來的電容與電阻
mismatch是元件Vth W L因製程的變化導致電流不同
所以post_sim 不用做monte_carlo simulation

作者: 这是啥 时间: 2023-2-23 20:30

kanchiam 发表于 2023-2-23 17:14
提取的寄生參數是元件因不同的形狀而多出來的電容與電阻
mismatch是元件Vth W L因製程的變化導致電流不同
...

明白了，谢谢！

作者: lee2001 时间: 2023-8-17 13:45
我这有一个问题，如果所设计的运放失调电压的蒙特卡洛结果不符合正态分布，该去怎么通过仿真结果，推断电路设计哪里有存在缺陷呢？

作者: mldxl. 时间: 2023-8-21 11:08
你好能请教一下如何用蒙卡数据产生直方图吗

作者: 这是啥 时间: 2023-8-21 22:11

mldxl. 发表于 2023-8-21 11:08
你好能请教一下如何用蒙卡数据产生直方图吗

https://bbs.eetop.cn/thread-896391-1-1.html

这个帖子有教程

作者: mldxl. 时间: 2023-8-22 12:39

这是啥发表于 2023-8-21 22:11
https://bbs.eetop.cn/thread-896391-1-1.html

这个帖子有教程

谢谢

作者: 一个头五个大 时间: 2023-8-22 15:56
概率论

作者: m8510a 时间: 2023-11-2 14:27
后仿真也需要进行蒙特卡洛仿真，实际生产的尺寸是版图所绘制的尺寸的正态分布，因此后仿真的MC仿真也是有意义的。（个人观点）

作者: 东北烤面筋 时间: 2023-11-7 19:56
学习了

作者: camel_lcz 时间: 2023-11-8 19:17

lee2001 发表于 2023-8-17 13:45
我这有一个问题，如果所设计的运放失调电压的蒙特卡洛结果不符合正态分布，该去怎么通过仿真结果，推断电路 ...

我的电路出现这样的问题是因为受输入范围的限制，一端输入电压为0，另一端受gnd限制只能高于0，所以基本只有半边直方图。不知你的电路是否也是这样的问题。

作者: gala8 时间: 2024-4-5 01:17

m8510a 发表于 2023-11-2 14:27
后仿真也需要进行蒙特卡洛仿真，实际生产的尺寸是版图所绘制的尺寸的正态分布，因此后仿真的MC仿真也是有意 ...

似乎蒙特卡洛仿真，用的模型，就是包含了W和L的变化，但是不会包含你提取的寄生参数的变化，因此，前仿真的蒙特卡洛就是包含了你说的尺寸的变化。但是后仿真，只是加上了寄生参数，再对W和L进行随机变化。这样来看，似乎结果也会有变化。

作者: 惊尘绝世语 时间: 2024-4-19 23:52
单独流片结果并不会与后仿结果偏差太大，但如果是批量生产，蒙卡应该能反映出整批芯片的性能，如有谬误，欢迎指正

作者: 张江板砖工头 时间: 2024-4-20 02:09
mark。

作者: qinlele 时间: 2024-4-27 20:43
请问cadence virtuoso怎样仿真计算4.5个Sigma偏差，我只能找到3sigma

作者: Halsone 时间: 2024-5-29 18:50
看看

作者: 张江板砖工头 时间: 2024-6-7 13:35
MARK.......

作者: shuxinglong 时间: 2024-10-3 10:05

harbour123 发表于 2023-2-10 17:07
一般可以认为失调电压的值就是3sigma

mean值如果很大，比如2mV，而一个σ 50uV，这个时候3σ offset 是150uV，可以代表整体的估计失调电压吗？或者说，offset准确表达为 mean±3σ，如果mean很小，σ很大，通常把3σ近似认为是失调电压，当运放加入chop等技术，mean值降低不明显，但是σ降低到小于mean值，这时，offset该如何准确描述？

作者: ipmsn5 时间: 2024-10-6 04:34
这个主要是指数学意义上的高斯分布。

作者: harbour123 时间: 2024-10-8 09:20

shuxinglong 发表于 2024-10-3 10:05
mean值如果很大，比如2mV，而一个σ 50uV，这个时候3σ offset 是150uV，可以代表整体的估计失调电压吗？ ...

mean很大的话是不是应该首先寻找电路中的不对称？这种应该算是系统误差了吧

作者: Annes985 时间: 2024-12-2 16:33

harbour123 发表于 2024-10-8 09:20
mean很大的话是不是应该首先寻找电路中的不对称？这种应该算是系统误差了吧
...

如果是折叠式共源共栅，电路中的每个尺寸都对称，但是也是mean很大，σ比较小，这是什么情况呀？

作者: 刚入门的小明 时间: 2024-12-3 23:27

Annes985 发表于 2024-12-2 16:33
如果是折叠式共源共栅，电路中的每个尺寸都对称，但是也是mean很大，σ比较小，这是什么情况呀？
...

请问您解决了吗？

作者: harbour123 时间: 2024-12-4 09:30

Annes985 发表于 2024-12-2 16:33
如果是折叠式共源共栅，电路中的每个尺寸都对称，但是也是mean很大，σ比较小，这是什么情况呀？
...

那我觉得应该继续寻找一下不对称，把直流工作点什么的都打出来，前仿真都对称的情况下系统误差应该很小才对

作者: LWang050327 时间: 2025-4-6 10:37
大佬们，问一下这个mean是什么意思？代表的是运放“一般”情况的offset吗（因为此处概率最大？）为什么offset是3sigma，是因为此处反应的是最差的offset吗？
mean不为0的原因是什么？随机失配（如阈值电压失配）和系统失配（增益不够高，电路不对称）共同导致的吗

作者: NSCAZ 时间: 2025-4-9 12:04

超高校级摸鱼王发表于 2023-2-10 17:06
sigma = 标准差 == 衡量一组数据相对其平均值的偏离程度，标准差越小，数据分布越集中。
如果一组数据满足 ...

大佬您好，我在这里借楼问一个同样是MC的问题。

在设计阶段的良率分析工作中，我看了很多SRAM电路的良率分析步骤，
按照那些文章的说法，按照传统的MC方法，良率是通过仿真超级多的样本点，然后有效点的数量占比就是良率。这种就是相当于把电路的良率暴力求解出来。
但是我们在做模拟电路分析的时候，比如一个放大器，可能也就仿真2000个点，然后我们通过仿真结果的直方图，看看4sigma或者6sigma的浮动是否达到电路指标。从而判断出电路的良率至少在**%的水平。

请问以上两种分析良率的思路那种是更加符合我们电路设计者的工作呢？因为按照我的直观的思想，我觉得第一种似乎更加符合蒙特卡洛这个方法。

因为我并不是专门做电路设计的，所以对电路设计工作中良率的具体分析和优化的方法了解的并不深刻不直观，还请多多指教。

作者: 这是啥 时间: 2025-4-10 11:53

Annes985 发表于 2024-12-2 16:33
如果是折叠式共源共栅，电路中的每个尺寸都对称，但是也是mean很大，σ比较小，这是什么情况呀？
...

mean很大估计是系统失配没调好，通常是第一级负载电流镜那里管子的vds不一样，调一下输出管的电流和尺寸，跟电流镜成比例就能让第一级失配减小了

作者: 这是啥 时间: 2025-4-10 12:02

NSCAZ 发表于 2025-4-9 12:04
大佬您好，我在这里借楼问一个同样是MC的问题。

在设计阶段的良率分析工作中，我看了很多SRAM电路的良率 ...

感觉两者差不多吧，MC仿真就是考虑了失配，看仿出来的结果怎么变化，仿真点越多，越可能覆盖到更多极限corner，良率不就是看你定的指标，然后看仿出来多少落在指标内，比如取3sigma，都能卡在指标内，那你的良率评估就大概是大于99.7%，取5、6个sigma，可能指标就卡不住了。蒙卡仿真太消耗资源，仿不了太多点的。SARM电路没做过，不清楚如何评估良率。看看有没有路过的大佬解答一下。

作者: NSCAZ 时间: 2025-5-28 16:04

NSCAZ 发表于 2025-4-9 12:04
大佬您好，我在这里借楼问一个同样是MC的问题。

在设计阶段的良率分析工作中，我看了很多SRAM电路的良率 ...

这篇文章对我这个问题进行了更为清楚的阐述和拓展，感兴趣的朋友可以看看。
DOI:10.1109/MSSC.2019.2939341

作者: cxxxxx 时间: 2025-9-2 09:35

qinlele 发表于 2024-4-27 20:43
请问cadence virtuoso怎样仿真计算4.5个Sigma偏差，我只能找到3sigma

请问你现在会了吗

作者: kickit 时间: 2025-9-26 15:02

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)