标题: vivado 中调用ip 网表 [打印本页] 作者: watertree 时间: 2022-9-21 18:02 标题: vivado 中调用ip 网表 FPGA工程中会使用 第三方IP的edf 网表。 综合时，用一个black box module （名字和edf中cell名字一致）来替代。 但综合时会报CRITICAL WARNING: [Project 1-486] Could not resolve non-primitive black box cell 。Command: opt_design时会出现DRC 错误。ERROR: [DRC INBB-3] Black Box Instances: Cell 'u_digital_top/u_afe_ctrl/u_D1_MSPM_DIGITAL_TOP' of type 'D1_MSPM_DIGITAL_TOP' has undefined contents and is considered a black box. The contents of this cell must be defined for opt_design to complete successfully.
请教一下这种情况，该如何处理？ 作者: dongzhiL332 时间: 2022-10-9 16:35
1、和xilinx 固有IP一样，类似*_stub.v；保证模块名称一样，需要包括输入输出管教，配合edf网表即可。
2、set_property EDIF_EXTRA_SEARCH_PATHS <path_of_directory> [current_fileset] ：https://support.xilinx.com/s/article/59006?language=en_US作者: watertree 时间: 2022-10-9 17:52
谢谢。我试试。作者: watertree 时间: 2022-10-10 08:05