EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 关于综合时的时钟问题 [打印本页]

作者: RTL_wj 时间: 2020-8-17 16:10
标题: 关于综合时的时钟问题
如果时钟在内部即驱动上升沿触发器，也触发下降沿触发器，同时在部分触发器中用作数据D端输入，请问这个时候要怎么进行约束？
谢谢各位大佬~

作者: asic_service 时间: 2020-8-20 08:28
1：即用rising edge和falling edge，这个没有问题，只要有create_clock就行。STA工具会自动分析是用1T还是0.5T去分析timing；
2：不建议把clock当做DFF的D端。非得这样，估计得对这个DFF设置flase path.

//-------------------- 跟sky学数字IC前端设计------------------------------//
好不好，看疗效。
数字IC/FPGA设计入门：https://ke.qq.com/course/package/24207 (2期已经累计服务超100位小伙伴， 1/2课免费)
On-Chip-Bus精讲：https://ke.qq.com/course/2900266 (理解ddr, cache行为；认识AHB hready；AXI cmd outstanding, data out-of-order；Bus效率分析与提升；efficiency与latency的平衡，全覆盖)

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)