EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: FPGA时钟端口引不出来 [打印本页]

作者: 小TWO崽子 时间: 2020-5-23 19:59
标题: FPGA时钟端口引不出来
如图，ila的抓取时钟的波形一直是0，不知道哪里有问题，唯一的点就是我在设置debug的时候总是要重新设置时钟域，不知道是不是因为这个

作者: asic_service 时间: 2020-5-23 21:51
整个更快的时钟来抓（快3～4倍及以上。）

推荐个课：https://ke.qq.com/course/package/24207?tuin=64ce5e2a

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)