EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 12bit sar comparator gain 会设计多少 [打印本页]

作者: peterlin2010 时间: 2019-1-23 22:42
标题: 12bit sar comparator gain 会设计多少
( , 下载次数: 33 )

如果要做12bit 一般比较器 gain 会设计多少? 好像多数看PAPER 最後选 3 stage 方式比较多, 前2 pre_amp 最後 latch . offset 这架构好像会 cancel 掉, 那是否 preamp INPUT MOS可选比较小 size ?

作者: quantus 时间: 2019-1-24 03:16
pre-amp一般2-10倍增益，latch本身的增益很大，上万很容易。我觉得12bit需要关注的是延时，MSS，和overdrive recovery

作者: kok124 时间: 2019-1-25 09:58
PRE-AMP增益每级选2左右最优，速度较快，你要仿真一下latch的失调，这个是消不掉的，靠PRE-AMP增益消除，所以前级增益不能太低，还有kickback noise等多种因素

作者: peterlin2010 时间: 2019-1-31 23:19

pre-amp一般2-10倍增益，latch本身的增益很大，上万很容易。我觉得12bit需要关注的是延时，MSS，和overdriv ...
quantus 发表于 2019-1-24 03:16

登录/注册后可看大图

请问 SAR ADC comp
3 stage , 2 preamp + latch

preamp use 20db .

间那消 offset "电容" 该选多少 ??

thank you

作者: bayvoice 时间: 2019-2-2 02:15
为什么不直接用 strong arm？12bit来说，noise，kick-back都不是问题。

作者: quantus 时间: 2019-2-7 15:53
回复 5# bayvoice

失调会是问题，用strongarm一般追求速度快所以管子都用得很小。如果不用失调校准，那么管子就要取很大，这样速度就下来了，另外kickback也会增加。

作者: peterlin2010 时间: 2019-2-8 21:53

为什么不直接用 strong arm？12bit来说，noise，kick-back都不是问题。
bayvoice 发表于 2019-2-2 02:15

登录/注册后可看大图

是做ASIC 须要 10~2bit ADC ..一般 12BIT 流片後打个折还有 10BIT . sar ADC 使用的 comparator 藕合电容看到 '多少 p" ,
不知道考虑点是那来 .

作者: bayvoice 时间: 2019-2-12 01:13
回复 6# quantus

请问一下，失调是指linearity？还是offset？

作者: bayvoice 时间: 2019-2-12 01:19
回复 7# peterlin2010

sar ADC 使用的 comparator 藕合电容看到 '多少 p" , --- 你是指strong arm，Cin太大，attenuation大？

作者: transistor7 时间: 2019-2-22 01:04
回复 1# peterlin2010

能问一下，你这个PPT在哪可以下？或者可以分享一下嘛？学习学习

作者: 2013102063 时间: 2019-2-22 16:59
我之前做过 3级pre+Latch，前面三级增益200多

作者: peterlin2010 时间: 2019-2-23 20:01

我之前做过 3级pre+Latch，前面三级增益200多
2013102063 发表于 2019-2-22 16:59

登录/注册后可看大图

2 preamp , 20db + 20db

sar comparator couple cap 多大该如何算?

清华李福乐ADC，SAR-ADC讲义

EETOP

http://bbs.eetop.cn/viewthread.php?tid=764958

作者: fightshan 时间: 2020-5-6 16:10
preamp增益怎么算的？因为没有静态功耗，没有正确的DC工作点啊

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)