EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: Book: Joseph Cavanagh-Verilog HDL Design Examples [打印本页]

作者: sv39933993 时间: 2018-5-13 11:28
标题: Book: Joseph Cavanagh-Verilog HDL Design Examples
(, 下载次数: 178 )

作者: lhyi 时间: 2018-5-13 16:58
Thanks

作者: apteye 时间: 2018-5-13 18:40
thankyou.down

作者: QQben 时间: 2018-5-14 08:07
谢谢分享

作者: dreamfly123123 时间: 2018-5-14 09:31
你好，谢谢你了

作者: yuanpin318 时间: 2018-5-14 10:10
Thanks for you book.

作者: alter_chen 时间: 2018-5-14 10:12
谢谢分享

作者: richyrichy 时间: 2018-5-14 13:12
Very new book (2018) with practical examples in Verilog

作者: dcircuit 时间: 2018-5-14 19:06
kankan

作者: cikulangsat 时间: 2018-5-15 18:30
回复 1# sv39933993

thanks

作者: tu_yjq123 时间: 2018-5-15 21:33
多谢分享。。

作者: yoyo000784 时间: 2018-5-15 22:07
谢谢分享

作者: weigaozu 时间: 2018-5-16 00:15
回复 1# sv39933993

感谢分享，呵呵。

作者: neilsu 时间: 2018-5-16 21:35
谢谢分享

作者: niuniu4 时间: 2018-5-17 11:52
thankyou.down

作者: tomalan 时间: 2018-5-17 20:54
谢谢分享好书，感谢

作者: tedious 时间: 2018-5-19 01:38
thanks, even though the knowledge is obsolete

作者: glace12123 时间: 2018-5-20 21:19
顶一个！！！！！

作者: ayamitek 时间: 2018-5-24 09:29
回复 10# cikulangsat

thanks for sharing

作者: ikanbilis 时间: 2018-5-29 22:58
回复 10# cikulangsat

thanks for sharing

作者: opqfeixue122 时间: 2018-6-9 09:12
感谢分享。

作者: samuel_lee 时间: 2018-6-10 19:20
very good

作者: cdting 时间: 2018-6-11 02:59
非常感謝~~~~

作者: zlhrsy 时间: 2018-10-29 17:23
thanks

作者: cintasayang 时间: 2018-10-31 08:32
回复 1# sv39933993

谢谢分享，楼主辛苦了

作者: cdting 时间: 2018-10-31 08:36
非常感謝~~~

作者: risccpu 时间: 2018-10-31 14:50
good verilog book.

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)