EETOP 创芯网论坛 (原名:电子顶级开发网)

标题: 面向微电子专业的免费培训--—工艺规则DRC/LVS/RCX的Rule开发及验证 [打印本页]

作者: houjs    时间: 2018-4-1 10:00
标题: 面向微电子专业的免费培训--—工艺规则DRC/LVS/RCX的Rule开发及验证
本帖最后由 houjs 于 2018-4-1 16:39 编辑

         本培训面向从事DRC/LVS/RCX Runset/Pcell 开发和验证的工程师,也面向高校的微电子专业学生。

         微电子专业的本科生或者研究生就业时有一个困惑:虽然中国微电子领域对人才的需求缺口十分巨大,但是在高校所学的专业知识与用人单位的实际需求还是有一定差距。为弥补这这一短板,我们计划举办一个系列的免费专业课培训,该培训与普通培训的不同点在于:




1.      从工业界的实际用例出发,由浅入深,把DRC/LVS/RCX Rule的开发与验证进行实用化、系统性的培训,而不是像传统的培训那样从学习语法的角度进行培训。

2.     主讲教师在该领域具有10年左右的DRV/LVS/RCX核心算法开发经验,8年左右的工业界实际Runset应用开发经验,累计接近20年工业界经验,其领导开发的DRC Runset/LVS Rusnet/RCX Runset/PcellQA验证软件对工业界效率提升和准确性验证帮助很大。

3.      理论与实际操作相结合,培训中更加注重实际操作,学生通过具体案例的操作将全面掌握该领域的知识与技能。




    该培训对工程师和学生带来的直接好处是:



1.        如果学生就业的方向是Foundry的研发岗位,目前国内FoundryDRC/LVS/RCX RulePDK的开发方面急需该领域的人才,并且面向应届生广泛招聘。但是应届毕业生几乎没有该领域的经验,很难符合Foundry的应聘需求。经过本培训毕业的学生,可以很好地满足用人单位的专业需求,并且在动手能力和实际操作水平上超过用人单位的预期。

2.      如果学生就业的方向是Fabless的设计公司,目前国内技术比较领先的IC设计公司对IC设计工程师的要求除了掌握基本的IC设计技能外,还要求对工艺规则有较好的掌握和理解,特别是当遇到工艺规则出现问题时,希望设计工程师可以分析和改进工艺问题。通过本培训,学生将掌握该领域的知识和技能,成为IC设计的复合型人才,未来在研发岗位可以发挥更大的作用,职业上升通道更有优势。


    本次培训的内容有3个大的方向:


1.   如何准确理解和把握工艺规则说明文档的文字和图示描述?


2.   如何把上述文字和图示说明转换为DRC/LVS/RCX Rule的具体形式化描述?


3.   如何验证DRC/LVS/RCX Rule的形式化描述符合工艺规则说明的原始需求?



    培训大纲如下:


1.   DRC Rule的开发和验证


a.     基本规则Width, Spacing, Enclosure, Overlap的描述与开发

b.  
带有约束条件的规则描述与开发:Line End Spacing,  Run LengthSpacing, Rectangle Enclosure, End ofLine Enclosure, Voltage DependSpacing,
Array Contact Spacing
等。


c.  
天线效应规则(Antenna Rule)的描述与开发



d.   
与密度相关的规则(Density Rule)的描述与开发



e.   
复杂器件规则(Device Rule)的描述与开发



f.   
先进工艺带有FinFet,离散点规则的描述与开发



g.   
采用自动test pattern生成工具进行DRC Rule的验证



h.  
层次化(hierarchical)与扁平化(flatten)的比较



i.   
分析和优化DRC Rule的规则



j.      
主流DRC软件Calibre,  PVS, ICV, Assura, Hercules工具的语法简介。


   


2.   LVS Rule的开发和验证



a.   
工艺连接关系的建立


b.  
基本器件MOS, RES, DIO, CAP, BJT, VARACTOR, MIM的描述



c.   
识别层与器件Terminal的定义



e.  
器件属性Property的计算



f.   WPE
效应的计算



g.   ERC
的检查



h.  LVS  Option
的含义



i.  
自动test pattern生成工具进行LVS Rule的检查



j.   
主流DRC软件Calibre,  PVS,  ICV,  Assura,  Hercules工具的语法简介。


   


   


3.   RCX Rule的开发和验证



a.  
工艺纵向(Cross View)图的描述含义



b.  
如何把原始工艺纵向描述图转换为itfmipt, ict)格式的文件?



c.  
如何把itfmipt, ict)文件转换为StarRC, XCalibre, QRC的命令文件?



d.  
如何把StarRC, XCalibre, QRC的命令文件与LVS命令文件结合,提取寄生参数?



e.  3
维计算与2.5维计算的原理和应用



f.   
如何比较不同工具StarRC, XCalibre, QRC的精度?



g.  
自动test pattern生成工具进行RCX Rule的验证


   



4.   Pcell QA的应用



a.  
自动把Pcell CDF数据包括最大值、最小值导入excel表格



b.   
自动比较不同版本的Pcell不同



c.   
自动比较Pcell参数与Spice Model的不同



d.   
自动对Pcell参数进行全面组合的LVS验证



e.   
自动对Pcell的连接关系和Terminal进行验证



f.   
自动对PcellCall Back函数进行验证



g.   
自动对Pcell进行hspice, spectre的前后仿真,比较与设计需求的误差



h.   
自动对Pcell进行ERC的验证



i.   
自动对Pcell进行全面组合的DRC验证



j.   
自动对参数设置进行分组管理,减少设置工作量



       如有兴趣,可发私信联系。



作者: maomao198477    时间: 2018-4-1 10:58
免费的来啦
作者: houjs    时间: 2018-4-2 06:54
本帖最后由 houjs 于 2018-4-2 06:57 编辑

回复 2# maomao198477


DRC Code常犯错误举例

    书写DRC Code时,由于疏忽导致流片失败的例子较多,常见的如下:

Gate露头检查的错误

    规则描述:要求GatePoly图形必须伸出有源区0.18微米,如下图箭头g的图示:


( , 下载次数: 240 )

                              

           规则中文字显式要求g的距离必须大于等于0.18微米,隐含的规则是(文字中没有说明):g不能等于0.0微米,即不能刚好touch在一起。许多开发工程师不理解隐含的规则,结果没有检查出刚好touch在一起的错误,导致流片失败!


ENCLOSURE  TO   GT   <0.18   REGION   SINGULAR   ABUT
>0<90

上面Calibre Code中红色字体的选项ABUT >0<90没有检查出touch的错误,应该修改为: ABUT <90,就可以检查出露头的错误。

       培训中将详细讲述如何通过自动工具发现该类错误并修改。







NwellDeep Nwell的距离检查的错误

    规则描述:要求NwellDeep Nwell的距离不能小于3.5微米,如下图箭头e的图示,其中Nwell是图中TB的图形,DeepNwell是图中DN的图形:


( , 下载次数: 251 )

               



   规则中文字显式要求e的距离必须大于等于3.5微米,同时图示中有一个很重要的信息:Deep Nwell的图形位于Nwell图形的内部,而不是位于Nwell图形的外部,因此这个距离检查与普通的距离检查有本质的不同。普通的距离检查都是2layer位于外部,而不是位于内部。许多开发工程师没有仔细看图示中的距离是外边对内边的距离,不是外边对外边的距离,结果没有检查出这种距离错误,导致流片失败!


EXTERNAL   TB   DN <3.5  
MEASURE   ALL   REGION

上面Calibre Code中红色字体的选项MEASURE ALL是用来检查外边对内边的距离的,由于工程师忘了写MEASURE ALL的选项,没有检查出该类错误。

    培训中将详细讲述如何通过自动工具发现该类错误并修改。


作者: note30933    时间: 2018-4-2 08:59
thank you
作者: houjs    时间: 2018-4-2 10:13
回复 4# note30933


    回复 5# houjs



                               
登录/注册后可看大图

                               
登录/注册后可看大图
下载 (65.79 KB)
8 分钟前

   




W2_c1
其直接含义是:当Via2位于Metal1的线的Line End位置时,Metal1包围Via2的最小距离为0.05微米。




  


W2_c1DRC Code书写

    简洁的书写方法:



W2_c1 {



@W2_c1: Min extension of A1 beyond W2 must be >=0.05um (at least 2opposite sides)


X = ENC  [W2]  A1 < 0.05  ABUT < 90  OPPOSITE  //
第一步


INT  X<0.19  ABUT==90  INTERSECTING ONLY  //
第二步


}



第一步图示解释:X 的结果为红色线段



                               
登录/注册后可看大图

                               
登录/注册后可看大图
下载 (100.32 KB)
4 分钟前

                              



第二步图示解释:输出报错的结果为红色线段




                               
登录/注册后可看大图

                               
登录/注册后可看大图
下载 (99.83 KB)
4 分钟前




语法学习:


a.   X= ENC ....,其含义是:把Enc的结果输出到X的变量中,但是并不输出到最终的报错结果中;没有赋值的变量才是DRC的最终报错结果。


b.  [W2]的方括号含义是:把该命令输出的结果中与W2图形重合的边输出到X,不要把A1的的边也输出到X中。如果不写[ ],则默认把W2, A1的边都输出到X中。


c.   INTERSECTING ONLY的含义是:把相互有交叉的边作为输出结果,不交叉的边不要做为输出结果。


d.   INT < 0.19的含义是: W2的图形默认是0.19微米的方孔,工具输出时把0.19微米的边长都输出到结果中。如果写成0.18,则也会输出0.18错误结果,只是上图中的红色线段的长度只输出到0.18微米,剩余的0.01微米不显示报错了。


e.   OPPOSITE的含义是:工具默认按照欧几里得距离输出结果,如果写了OPPOSITE的选项,则只输出2条对边相互有投影的部分。


作者: houjs    时间: 2018-4-2 11:36
回复 5# houjs

寄生电容提取方法简介:
    ( , 下载次数: 262 )
( , 下载次数: 258 )
( , 下载次数: 274 )
( , 下载次数: 277 )

( , 下载次数: 269 )

( , 下载次数: 268 )
作者: houjs    时间: 2018-4-2 18:01
回复 6# houjs


      LVS 典型rule的定义:


                               
登录/注册后可看大图

                               
登录/注册后可看大图
下载 (111.84 KB)
40 秒前




Recognition Layer     ((Active OVERLAP Poly) AND NP) NOTNwell


Gate G     ((Active OVERLAP Poly) AND NP)NOT Nwell


Source S     (((NP INTERACT Poly) NOT Poly) ANDActive) AND Nwell


Drain D     (((NPINTERACT Poly) NOT Poly) AND Active) AND Nwell


作者: houjs    时间: 2018-4-3 07:03
回复 7# houjs


    Calibre XRC Runset生成步骤:

      

                               
登录/注册后可看大图

                               
登录/注册后可看大图
下载 (52.37 KB)
3 分钟前



QRC Runset 生成步骤:



                               
登录/注册后可看大图

                               
登录/注册后可看大图
下载 (76.79 KB)
3 分钟前





StarRC Runset生成步骤:


                               
登录/注册后可看大图

                               
登录/注册后可看大图

作者: even810223    时间: 2018-4-3 09:25
回复 8# houjs


   请问我要怎样才能参加这个培训?方便提供电话吗?
作者: even810223    时间: 2018-4-3 09:36
回复 1# houjs

要怎样才能参加呢?
作者: houjs    时间: 2018-4-3 09:39
回复 10# even810223


     我已经给你发送私信,请查看。
作者: houjs    时间: 2018-4-3 16:21
本帖最后由 houjs 于 2018-4-3 17:10 编辑

回复 11# houjs

   LVS Code要保证器件的Layer与工艺中定义的真值表完全一样,既不能
多写layer,也不能少写Layer。
    下图真值表, 1表示must layer,必须有该layer, 0表示non layer,必须没有该layer, *表示任意。
   






             TO    GT    SN   SP   TB  VARMARK  HV  DN  DN.mark  NA PA NH PH PWB VTSRAM.mark ESD SE VARMOS.mark EXT_SUB.mark

mn12          1     1     1   *    0     *      0   *     *      *  *   *  *  *    *         *   *    *          *
    mp12          1     1     *   1    1     *      0   *     *      *  *   *  *  *    *         *   *    *          *

varlnmos      1     1     1   *    1     1      0   *     *      *  *   *  *  *    *         *   *    1          0

   

     验证上述条件称之为Layer QA,可以自动化运行实现。

      


Layer QA的原理是:在器件图形的基础上,针对Must Layer,故意去掉该layer的图形,然后运行LVS,看结果是否不能提取出该器件,如果不能,则表示符合预期。同时,针对Non Layer ,在器件图形的基础上,故意添加一个该Layer的图形,然后运行LVS,如果能提取出器件,说明不符合预期。

   

       自动运行显示结果如下:

======== qa_layer.log ========

qa_varlnmos_2t__bad_EXT_SUB     INCORRECT

qa_varlnmos_2t__bad_HV               CORRECT

varlnmos_2t                                       CORRECT (+)

           结果显示,Must Layer结果符合预期,而NonLayer中的EXT_SUB结果不符合预期,根据表达式,要求EXT_SUB layer必须不能在该器件中出现,结果显示即使添加了EXT_SUB layer,通过lvs提取后,也能把该器件提取出来,说明lvs code有问题。

           打开lvs code,分析如下:

caplnGate=NOT OUTSIDE (((GT and ndiff) ANDTB) NOT HV) VARMOS_mark

           在上述语句中,HV图形通过NOT排除掉了,但是没有在该语句中加上NOT EXT_SUB的操作,如果加上该操作,则LayerQA就可以全部正确了。


作者: houjs    时间: 2018-4-4 21:39
回复 10# even810223


     根据现在报名的人数统计,我们初步计划先安排在上海的培训,上海的培训具体
时间还没有确定,初步安排在4月16日至4月20日这周。具体时间和地点一旦确定,
会及时通知。  
        其它地区的请先等待一下,后续会有通知。
作者: 贪玩的妮子丫    时间: 2018-4-5 00:11
回复 8# houjs


    要怎样才能参加呢?
作者: houjs    时间: 2018-4-5 06:38
回复 14# 贪玩的妮子丫


    参见私信。
作者: matrixpro    时间: 2018-4-8 13:46
我也想参加培训,给个方式呗
作者: houjs    时间: 2018-4-8 14:24
回复 16# matrixpro


     参见私信。
作者: 柳淑    时间: 2018-4-8 17:22
我要参加,给个联系方式呗
作者: 柳淑    时间: 2018-4-8 17:25
回复 1# houjs

我想参加,在上海,要怎么报名参加啊?
作者: houjs    时间: 2018-4-8 17:25
回复 18# 柳淑


      参见私信。
作者: houjs    时间: 2018-4-11 08:31
针对上海地区的报名表已经通过email给感兴趣的人发送,有些没有留email地址的人请查收私信。
报名表请在4月13日前回复,过期不再等候。
作者: 东北汉子    时间: 2018-4-13 17:21
给个私信呗版主
作者: houjs    时间: 2018-4-13 17:47
回复 22# 东北汉子


      已经回复私信。
作者: dragonyanhao    时间: 2018-4-14 20:36
这个活动好,请问怎么参加啊?
作者: houjs    时间: 2018-4-14 21:08
回复 24# dragonyanhao


    参见私信。
作者: houjs    时间: 2018-4-22 20:46
上海的培训今天结束,感谢参加培训的网友们的讨论和交流。
    北京的培训时间初步计划在5月5日,5月6日两天,具体时间和地点还需再确认。
作者: ch085234    时间: 2018-4-24 23:21
怎么参加培训?
作者: linxishiguang    时间: 2018-4-25 07:04
怎么操作这个?
作者: houjs    时间: 2018-4-25 08:11
回复 27# ch085234


    请看私信。
作者: houjs    时间: 2018-4-25 09:27
参见私信。
作者: houjs    时间: 2018-4-25 09:31
本帖最后由 houjs 于 2018-4-25 09:36 编辑

2018年4月21日-4月22日,在上海举行了一次面向工程师的免费“DRC/LVS/RCX Runset"培训,该培训借鉴了互联网的互动模式,在eetop和水木清华上发贴,通过自下向上的方式吸引来自不同公司的工程师参加该培训,受到了广大工程师的欢迎。
    培训讲师具有10年以上的Runset核心算法开发经验和9年以上的Runset应用开发经验,在两天地时间内,深入浅出地把DRC/LVS/RCX的原理和应用做了系统性和专业性的介绍,并且与工程师进行了深入交流和讨论。
    一位参与培训的工程师反馈:之前我对DRC/LVS/RCX都有过全面地使用,也修改过DRC/LVS/RCX Runset,但是没有一个系统性和原理性的深入理解,通过培训,我掌握了这些领域的基本原理和应用背景,对我今后工作大有益处。
    另一位工程师反馈:之前我也参加过类似的Runset培训,但是该类培训仅仅是从语法上讲DRC/LVS/RCX Runset,没有从Design rule与Runset的联系本质上讲述,而本次培训侧重于如何理解Design Rule的精确含义,如何把Design Rule转换成Runset这个角度进行了详细讲述。这个角度的讲述是国内第一次听到,这是一个需求导向性的培训,而不是传统的过程导向型的培训,实用性远远大于其它类型的培训。
    还有一位工程师反馈:我之前修改过Foundry提供的DRC Runset,也检查发现过Foundry提供的Runset的错误,但是不知道如何系统地对Runset进行验证,本次培训不仅讲述了Runset如何开发,而且重点讲述了Runset如何进行准确全面地验证,掌握了该方法对我今后验证Runset的准确性很有帮助。

     总结工程师的反馈,本次培训的内容核心为3点:

1.   如何准确地理解Design rule的含义
2.   如何把Design Rule转换为DRC/LVS/RCX Code
3.   如何验证DRC/LVS/RCX Code与Design Rule的一致性

    传统的培训仅仅讲述第2点,并且是仅仅讲述第2点的Code语法描述,不讲述Design Rule到Code的转换原理和思路。而本次培训把全流程进行了充分的讲解和分析,是对传统培训的一个根本性的变化。

     培训结束后,根据部分公司的建议,培训讲师又花3-4天时间到部分上海本地公司和长三角的公司进行单独讨论和培训,有针对性地解决公司遇到的实际问题。把培训和解决公司实际问题有效结合,实现了线下和线上的融合,对探索国内EDA产业如何学习互联网的O2O模式做了有益尝试。
作者: genehuang    时间: 2018-4-26 21:58
这个很不错啊,有可能到成都来搞一次吗?
作者: houjs    时间: 2018-4-26 22:08
等北京的培训做完后,我们再规划其它地区的培训。谢谢关注。
作者: okfunny    时间: 2018-4-27 19:39
关注一下,很赞
作者: A565417449    时间: 2018-4-28 16:34
lz密我,我要参加
作者: houjs    时间: 2018-4-28 17:47
回复 35# A565417449


    已发私信。
作者: houjs    时间: 2018-4-29 06:34
已经报名北京培训的请注意, 5月2日将发送具体培训地点通知,请注意查收email和短信。
作者: houjs    时间: 2018-4-30 10:59
回复 37# houjs


   

   根据上海培训的反馈意见,北京培训预计新增ESD/Latch up的检查培训,内容如下:  
   
       ESD/Latch up检查是版图设计人员经常遇到的难点问题,虽然Calibre工具提供了PERC的工具,但是由于其配置太复杂,一般的Fabless工程师很难理解如何使用。另外一种策略是:直接用Calibre DRC的工具来书写ESD/Latch up的规则文件,通过复杂DRC命令的组合来实现ESD/Latch up的检查。但是,这种思路会遇到以下几个难点:  
   
   
a.   阻挡命令,在ESD/Latch up的规则中,有多个命令需要检查在两个layer之间是否有第三个layer阻挡,Calibre的DRC规则中没有类似检查,不支持该命令,因此该类错误无法检查。  
   
b.    Guard Ring的长宽比计算,该命令检查在Gurard Ring中的Metal的w/l是否满足要求,其中l是Guard Ring的长度,Calibre DRC不支持动态变化约束的命令,无法实现。  
   
c.    斜线阻挡命令,除了正对的阻挡命令外,还需要支持斜向阻挡,Calibre DRC规则无法实现。  
   
d.    电阻计算命令,在ESD/Latch up的命令中,有多个命令需要检查电阻值的大小,Calibre的DRC命令中不支持电阻计算。  
   
e.     大尺寸问题,ESD/Latch up的规则一般都是100um, 200um的大尺寸,如果简单地用DRC命令来实现,运行效率很低。  
   
   
      本次培训重点讲述如何解决上述难点问题:  
   
1.   挡住规则的检查  
   
   
功能: 寻找LayerA与LayerB的最近的图形之间的垂直投影区域,如果LayerA与LayerB之间有多个图形,只寻找最近的图形。输出他们之间的区域。  
   
   
   
   
2.   对角线阻挡的检查  
   
   
       为了检查斜线阻挡问题,针对Guard Ring的阻挡判断,增加了两条命令的组合来实现:  
       如上图所示,LayerA 有2个红色的图形,LayerB有一个绿色图形,则运行该条命令结束后,工具会输出连接A与B的黑色线段。注意,输出结果是线段,而不是图形,这些线段之间可以有交叉,但是他们不会相互干扰,而是各自独立。  
   
       该命令在形成黑色的线段后,并不是把这些线段作为结果直接输出,而是要针对每条线段判断是否与上一条命令的输出结果图形有相交,如果相交就不输出,如果没有相交,就把结果输出。  
   
   
   
3.  Guard Ring的宽度与长度比值计算  
   
   
      WiringMetal的rule主要检查在GuardRing的内部金属走线的最小宽度与GuardRing的长度的比值是否小于1/1000,如果GuardRing有bridge,并且bridge的个数为n,则检查比值是否小于1/1000/(n+1)。  
   
      
    
      ( 上述是几个典型的ESD/Latch up Rule)  


作者: MRzhou    时间: 2018-5-1 15:40
关注一下~~~
作者: MRzhou    时间: 2018-5-1 15:40
在哪里可以报名参加??
作者: houjs    时间: 2018-5-1 15:51
回复 40# MRzhou


       已发私信。
作者: 江湖智慧    时间: 2018-5-2 16:27
lz密我,我要参加
作者: houjs    时间: 2018-5-2 17:44
回复 42# 江湖智慧


      已发私信。
作者: hancar    时间: 2018-5-4 13:30
请问如何参加?
作者: houjs    时间: 2018-5-4 15:37
回复 44# hancar


       已发私信。
作者: houjs    时间: 2018-5-7 15:54
上海和北京的DRC/LVS/RCX/ESD_latchup Runset培训结束了,正在准备进行深圳的培训,有深圳附近的朋友可以参加。  
  
      深圳培训主要内容:
  
a.  DRC Runset开发与验证
b.  ESD_Latchup的开发
c.  LVS_Runset的开发与验证
d.  RCX_Runset的开发与验证
e.  Pcell QA
作者: lin_9867    时间: 2018-5-8 11:26
成都举办吗?非常感兴趣,怎样报名?
作者: houjs    时间: 2018-5-8 12:02
回复 47# lin_9867


      参见私信。
作者: zhangyanyan    时间: 2018-5-9 09:46
培训需要报名吗?
作者: houjs    时间: 2018-5-9 09:57
回复 49# zhangyanyan


       已发私信。
作者: houjs    时间: 2018-5-10 18:00
深圳的培训时间已经确定: 5月19日/20日两个整天。 有感兴趣的请报名,参加本次培训的工程师可获得免费使用一定期限的Runset QA工具的机会,帮你查出Runset潜在的风险和问题。
作者: shidaixu    时间: 2018-5-11 10:34
回复 51# houjs
你好,我想报名参加深圳的培训。
作者: houjs    时间: 2018-5-11 10:52
回复 52# shidaixu


      给你发了私信。
作者: aaa89    时间: 2018-5-11 10:54
回复 52# shidaixu


   已私信,不知道您是否收到
作者: houjs    时间: 2018-5-11 10:56
回复 54# aaa89


       收到。
作者: fan309550595    时间: 2018-5-12 00:08
关注一下,有机会来杭州吗?
作者: houjs    时间: 2018-5-12 06:46
本帖最后由 houjs 于 2018-5-12 06:50 编辑

回复 56# fan309550595

    有多位上海的网友提到错过了上海的培训,如果下次我们在上海再举办类似的培训,杭州的可以过来参加。
    另外,即使不在北京/上海等地,如果一个单位有多人参加,我们会根据情况考虑直接到该单位培训。
作者: yangjielove    时间: 2018-5-15 15:43
回复 3# houjs


    你好,怎么参加啊?
作者: houjs    时间: 2018-5-15 16:00
回复 58# yangjielove


       已发私信。
作者: houjs    时间: 2018-5-15 16:24
根据前几次培训的反馈,深圳的培训增加了如何快速阅读理解DRC/LVS Code的方法,通过图形化的界面显示layer的依赖关系来分析Code,通过自动化debug每个中间layer的输出结果来分析每条语句的具体含义。
作者: houjs    时间: 2018-5-22 18:04
2018年5月19日,5月20日,公司在深圳举行了DRC Runset/LVS Runset/RCX Runset / ESD_Latchup Runset和Pcell QA的培训,与在上海/北京的培训内容相比,本次培训增加了如何通过xcal工具快速阅读和理解DRC code的内容,培训内容随着听众的反馈和建议一次比一次丰富,受到了工程师的好评。

    一位参加深圳培训的工程师写到:“感谢2位博士讲师给我们带来精彩的drc/lvs/esd/rcx/pcell等方面的介绍。你们辛苦了!  也期待两位博士再次来深圳介绍新的产品。我们深知自主研发eda是一条及其艰难的路。但庆幸的是 ,有这样的国内企业一直在这个领域坚持着。真心希望国内能够多一些这样的企业,去从最基础的eda软件层面来帮助我们国内企业提高设计质量,提升产品竞争力。目前市面上的传统商业巨头Synopsys,Cadence,Mentor能够普遍使用,其实也是依靠广大用户的一直使用和反馈得以发展到今天这个局面的。 所以真心希望大家能给这样的企业多一些支持,多使用以及多多提一些建议。”


    另一位工程师写道: “培训很精彩,受益良多,下次还捧场。中国芯发展太需要这样的企业了。”


    一位来自外地的高校教师周五下午刚刚得知培训消息,周五连夜乘飞机到达深圳,在周六、周日两天的培训中,积极参与讨论与交流,对技术和产品提出了很多中肯的建议,并希望与公司积极开展合作,探索国内IC产业的产学研合作新模式。
作者: zhangyanyan    时间: 2018-7-7 15:50
怎么才能参加呢,求带
作者: houjs    时间: 2018-7-7 17:16
参见私信。
作者: tjjsjin    时间: 2018-7-9 11:53
请楼主发私信 谢谢 辛苦了
作者: 茶清味    时间: 2018-7-9 16:06
参加方式请私信,谢谢!
作者: 西部牛仔007    时间: 2018-7-16 14:31
成都有培训吗,谢谢
作者: houjs    时间: 2018-7-16 21:53
成都目前还没有计划,等我们有计划时会通知你。
作者: 巍峨山    时间: 2018-7-17 19:28
讲师讲的很好
作者: houjs    时间: 2018-7-17 20:08
回复 68# 巍峨山


      谢谢 巍峨山
作者: 13075325633    时间: 2018-7-18 09:04
好东西收藏
作者: vettle    时间: 2018-7-18 18:03
LZ 后续还会有类似的活动么?
作者: houjs    时间: 2018-7-18 20:24
回复 71# vettle


       上海地区希望再举行培训的人比较多,我们再根据具体人数看是否在上海再举行。
作者: Sunny_L_Sun    时间: 2018-7-21 10:04
怎样才能参加呢
作者: houjs    时间: 2018-7-21 19:00
参见私信。
作者: 一叶大白    时间: 2018-7-23 14:23
回复 1# houjs


在校大学生 如何参与 ,以及培训的形式是怎么样的
作者: houjs    时间: 2018-7-23 15:50
请问一下大学估计参加培训的人数有多少?
作者: 术道逸风    时间: 2018-7-24 13:21
时间、地点
作者: houjs    时间: 2018-7-26 17:27
我下周在上海,如果有对DRC/LVS/RCX Runset培训有兴趣想交流沟通的,可以私下交流。
作者: linda1518b    时间: 2018-8-6 15:57
培訓地點在哪裡呢
作者: houjs    时间: 2018-8-6 16:52
回复 79# linda1518b


       参见私信。
作者: gxd12    时间: 2018-8-6 17:53
回复 80# houjs


    要怎样才能参加呢,谢谢
作者: weijieyang    时间: 2018-8-7 22:09
有意,麻烦邮件348966759@qq.com
作者: houjs    时间: 2018-8-8 07:09
回复 81# gxd12


     已发私信。
作者: 十七画    时间: 2018-8-8 08:38
我也想问,怎样才能参加呀
作者: myfootprints0    时间: 2018-8-8 10:24
本帖最后由 myfootprints0 于 2018-8-8 10:27 编辑

回复 83# houjs
作者: houjs    时间: 2018-8-8 11:03
回复 82# weijieyang
作者: CmosLgh    时间: 2018-8-8 14:27
回复 1# houjs


   
面向微电子专业的免费培训--—工艺规则DRC/LVS/RCX的Rule开发及验证





前辈老师您好,您发布的这个内容我很感兴趣,求了解哈,



我联系不到您,留下我 Q616140990 and tel-18280230190,您看到回复我下,



谢谢哇!

作者: CmosLgh    时间: 2018-8-8 14:44
老师,求培训视频网盘,我要学习哈
作者: houjs    时间: 2018-8-8 14:44
回复 87# CmosLgh


       已经发了私信。
作者: houjs    时间: 2018-8-8 14:45
回复 88# CmosLgh


       已经发了私信。
作者: houjs    时间: 2018-8-12 10:00
关于DRC/LVS/RCX Runset及ESD/Latch up Runset和Pcell QA的培训,
有部分工程师反映: 现场培训地域太分散不太好照顾到所有地区的人,如果看
ppt或者视频由于缺乏交流和互动,效果还不是太好。
     为了兼顾现场培训和线上培训的好处,本培训考虑采用
skype线上直接交流互动的方式进行培训。基本的培训模式是:主讲
人通过skpye共享屏幕的方式进行培训讲解,学员可随时提问与讨论,
交流与互动的时间大约占比三分之一的时间,这样可以兼顾现场培训
与线上培训的优势,提高培训效果。
     如果对skype的线上交流培训感兴趣,可以私信联系。
作者: lxsrzy    时间: 2018-8-14 15:13
如何参加培训呢?
作者: houjs    时间: 2018-8-14 15:47
回复 92# lxsrzy


      参见私信。
作者: 曾庆锴    时间: 2018-8-21 11:18
老师,你好,这个培训后面还有吗,上海地区,我的联系方式393259579@qq.com
作者: houjs    时间: 2018-8-21 15:34
回复 94# 曾庆锴


        请关注培训公众号:  microscapes8
        另外,也给你发有了邮件,查收一下。
作者: cqdzpeter    时间: 2018-8-21 16:20
楼主怎么参加你的培训
作者: houjs    时间: 2018-8-21 16:50
回复 96# cqdzpeter


     参见私信。
作者: 我要改名字啦啦    时间: 2018-8-21 17:32
老师你好,我是深圳地区的,错过了,还有类似培训吗?或者是视频、PPT资料等等都行,谢谢了
作者: CmosLgh    时间: 2018-8-22 15:44
看了老师发的培训视频,讲的很好哇,老师辛苦谢谢了!
作者: 1029292401    时间: 2018-8-22 20:50
怎么弄




欢迎光临 EETOP 创芯网论坛 (原名:电子顶级开发网) (https://bbs.eetop.cn/) Powered by Discuz! X3.5