EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 求教VCS编译单个简单模块就卡死是什么原因 [打印本页]

作者: open82977352 时间: 2016-10-11 15:56
标题: 求教VCS编译单个简单模块就卡死是什么原因
求教各位大虾，使用VCS编译一个最简单的模块就直接卡死不动，可能是什么原因导致的？

好像也不是license的问题，编译任意模块都会卡死，卡死就一直停在这个状态了

( , 下载次数: 135 )

这个模块很简单，应该不至于卡死吧
源码如下：
( , 下载次数: 137 )

作者: darrenxu 时间: 2016-10-11 21:57
TB都没写，激励都没有对吗？

作者: open82977352 时间: 2016-10-14 09:37

TB都没写，激励都没有对吗？
darrenxu 发表于 2016-10-11 21:57

登录/注册后可看大图

直接编译下不需要激励吧

作者: darrenxu 时间: 2016-10-14 12:12
回复 3# open82977352

那你期望什么结果？只是看一下语法对不对？那你故意写错编译下试试。

作者: open82977352 时间: 2016-10-14 16:12

回复 open82977352

那你期望什么结果？只是看一下语法对不对？那你故意写错编译下试试。
darrenxu 发表于 2016-10-14 12:12

登录/注册后可看大图

直接编错是会报错的，我的意思这样的编译根本还没有结束，你可以试试这样的编译命令正常情况下是不会停在这个命令行的

作者: AnswerLJ 时间: 2016-10-14 17:10
既然作为测试用例，好歹也弄个功能正常的模块吧，你这是个啥啊，输入跟输出都没关系;
虽然我没用过VCS，说不定在默认状态下 vcs命令开启优化选项，你这个模块直接就被优化没了……
另外还没有设置 Timescale...

作者: darrenxu 时间: 2016-10-14 18:47
回复 5# open82977352

不明白你要如何结束，你不写TB，不再TB里写$stop,$finish,请问如何结束。

作者: rango_1 时间: 2021-3-18 14:53
please share vcs 2020 thank you

作者: 新嘴小王安子 时间: 2021-4-20 10:25
楼主这个问题解决了嘛

作者: randolpha 时间: 2021-4-20 18:43
$finish;
试下

作者: wlmwxm 时间: 2021-4-20 19:11
要么license 问题；要么license 没挂好

作者: 辛中臣 时间: 2022-3-28 14:47
学习了。。。

作者: yuanpin318 时间: 2022-3-31 10:13
分别加个-sverilog和-timescale 1ps/1ps试试。还不行换个vcs version或换个simulator试试。没报语法错误。

另外你的machine多快。我曾经用了一个慢的machine comple a simple module，结果花了10分钟结束不了，后来换了一个high performance machine (IT说的，我只知道里面有8个CPU），1分钟就好了。

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)