EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: LDO 设计出现奇怪的问题 [打印本页]

作者: wang439876604 时间: 2016-9-17 18:53
标题: LDO 设计出现奇怪的问题
( , 下载次数: 190 )

最近在做一个低功耗的设计，运用到两个LDO，一个是超低功耗的LDO，基准随着温度变化较大，另一个是功耗为100uA的LDO，基准由电压基准提供。它们的反馈电阻比值相等，两个LDO连接在同一个输出端，在进行仿真的时候出现一个奇怪的现象，在REF1大于REF2时，输出电压Vout总是等于VREF1*((R1+R2)/R2),负载电流会通过M1连通到电源。奇怪的是strong LDO 的环路带宽，环路增益，驱动能力要大于WEAK LDO，负载电流应该通过M2连通电源，此处与我想象的不一样，不知道有没有大神能解决我心中的疑惑，困扰很久，总是想不明白，求解答。

作者: semico_ljj 时间: 2016-9-17 19:13
这个和负载电流有关，如果是大电流负载，就和Ref2强相关了

作者: wang439876604 时间: 2016-9-17 20:09
回复 2# semico_ljj

首先谢谢楼上，我之前试过，将负载电流增加到20mA，发现还是与REF2的那个LDO无关，理论上来说应该两个加在一起，电流应该流过强的LDO，不知道楼上有没其他的见解,非常感谢

作者: z1314007 时间: 2016-9-17 21:36
VREF1大于VREF2时，你想想M2还可能会打开吗？
还有就是谁想的这个办法来增加LDO精度的

作者: wang439876604 时间: 2016-9-18 06:42
本帖最后由 wang439876604 于 2016-9-18 06:45 编辑

回复 4# z1314007

谢谢版主的回复，这个主要是系统规划的，当初加入strong LDO 的考虑初衷是来增强LDO的驱动能力和精度，害怕WEAK LDO 在大负载条件下驱动能力不够和精度也不够，这是给数字模块供电的LDO,需要外接电容，所以将这两个LDO接在一起了。VREF1大于VREF2时，你想想M2还可能会打开吗？的确遇到版主说的这个问题了，在VREF1大于VREF2时，M2被截止了关断了，版主能不能说下这个的原因，先在这谢过了

作者: szyacj 时间: 2016-9-18 08:40
回复 5# wang439876604

Ref1>Ref2, Ref2回路的反馈电压就会大于Ref2，OTA 输出就会升高，从而关闭M2。我想大概就是这么解释吧。

作者: wang439876604 时间: 2016-9-18 09:07
本帖最后由 wang439876604 于 2016-9-18 09:09 编辑

回复 6# szyacj

谢谢你的回复，按照负反馈原理，如果REF1大于REF2，理论上应该是驱动M2进去线性区吧？因为M2的Vds减小，导致Vgs增大使M2进去线性区

作者: feier0251 时间: 2016-9-18 10:57
本帖最后由 feier0251 于 2016-9-18 10:59 编辑

Ref2应该接OPA的“-”端吧，反馈应该接“+”端，注意还有一个输出的PMOS！所以当反馈大于Ref2的时候，OPA输出应该为高而不是低。所以M2应该是关闭而不是进入线性区。

作者: wang439876604 时间: 2016-9-18 14:26
回复 8# feier0251

明白了，你说的意思，谢谢！但是REF2自身有一个很强的反馈，为什么不能打破
REF1对它的影响，将工作状态拉回正常的工作状态？

作者: feier0251 时间: 2016-9-18 14:56
本帖最后由 feier0251 于 2016-9-18 14:58 编辑

回复 9# wang439876604

所谓强反馈也是有个工作范围吧，如果REF1比REF2大的有限，我想还是可以起做用的。你仿真的时候应该也能看到，但是你要看REF2这边的OPA的输出范围不会很大，如果等效到OPA的输入端就更小了，所以REF1如果比REF2大的比较明显，OPA输出端很容易就把M2关闭，REF2这边的环路就不起作用了。因此这个电路的工作范围有限，除非能精确控制REF1和REF2之间的差值。

作者: xuriver2012 时间: 2016-9-18 17:18
这种LDO只有输出电流的能力，没有拉电流的能力。当外界电压高的时候，当然是关闭PMOS管了，拉电流只看电阻串的。出现你说的情况一点也不奇怪

作者: bright_pan 时间: 2016-9-18 17:38
你就想一个电池4.2V, 但是100mA时的，一个电池3.6V, 1000mA时的，两个并联一起对外供电，电压多少？

作者: gm-cfiltersz 时间: 2016-9-18 21:21
低功耗的不是很准确的你可以做成开环的，精确的做成闭环的，这样就应该没问题了

作者: wang439876604 时间: 2016-9-18 21:28
回复 13# gm-cfiltersz

楼上说的开环的LDO，不知道是什么样的结构，能不能给点资料，给我参考一下，谢谢了

作者: wang439876604 时间: 2016-9-19 08:24
回复 10# feier0251

谢谢你耐心的解答，非常感谢

作者: TianBian365 时间: 2016-9-19 08:42
随便说几句吧，正常工作时候，输出由两个LDO供电，到底谁供电流多少，是一个无固定解方程（N多解：由于运放的offset。举个例子，一个工作饱和，另外一个也可以饱和，也可以线性。。。一个可以关断（比较器），另外一个工作。。。所以我认为该设计是设计思路有点问题，而不是谁谁怎么工作的问题

作者: xux1991 时间: 2016-9-19 09:53
回复 10# feier0251

赞！

作者: xux1991 时间: 2016-9-19 09:58
我猜测楼主这两颗LDO的input power应该是两种高低不同的电平？
这种接法比较省电，当loading比较小时，主要是第一颗LDO供电，其input power比较小
当loading增大，LDO输出降低，第二颗LDO才会打开

作者: niton 时间: 2016-9-19 11:10
应该还有一个上电时序问题，正常上电时，应该弱反馈环先建立，让M2进入截止区，阻值了强反馈环的建立过程。

作者: semico_ljj 时间: 2016-9-19 13:10
都有点意思

作者: df542342 时间: 2016-9-19 14:08
回复 9# wang439876604

因为，Vref2环路虽然上拉能力很强，但是下拉能力很弱。所以，拿Vref2环路的下拉能力和Vref1环路的上拉能力去比较，当然是Vref1环路起作用。

作者: feier0251 时间: 2016-9-19 14:09

应该还有一个上电时序问题，正常上电时，应该弱反馈环先建立，让M2进入截止区，阻值了强反馈环的建立过程。
niton 发表于 2016-9-19 11:10

登录/注册后可看大图

赞同，很可能是这样。但是如何控制强反馈环先起作用？强行设置Ref1<Ref2？

作者: feier0251 时间: 2016-9-19 14:12
回复 21# df542342

感觉进入Vref2的下拉死区就回不来了，所以设计有缺陷。而且很容易进入死区，如果有反馈机制能再拉回正常工作范围就可以了。

作者: jesseyu 时间: 2016-9-21 16:18
假设现在REF1=REF2，下一刻REF1升高，上面的那个Opamp想：output不够高啊，咋办，赶快拉电流提高，于是output提高咯。下面那个opamp看到output升高咯，想:咋output那么高啊，不能给电流咯，赶快关管子。于是下面那个LDO就不工作咯。问题的关键在于用咯两个opamp来分别控制两个管子，应该只用一个管子作为powerfet.

作者: afujian 时间: 2016-9-22 09:18
同时用两个LDO的目的是啥？

作者: haruman 时间: 2019-4-3 15:44
够奇葩的，为啥同时开

作者: dioporco 时间: 2019-6-16 19:41
interesting

作者: dioporco 时间: 2019-6-16 19:43
more useful specifications

作者: rogersyoung1104 时间: 2019-6-17 07:40
相当于俩电压源要并联，不太理解这种结构。REF1>REF2, LDO1输出电压高，电流从高压流向低压，所以M1电流流出啊；LDO2反馈回路会拉着OPA输出高到关断M2（下次画opamp最好标上极性，好习惯）

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)