EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 求助以太网相关IP核例化 [打印本页]

作者: 3008202060 时间: 2016-6-13 09:06
标题: 求助以太网相关IP核例化
有人用过XIlinx的 Ethernet 1000BASE-X PCS/PMA or SGMII的IP和吗？想请教一下gt0_qplloutclk_in时钟和gt0_qplloutrefclk_in是谁的时钟，我看手册上说是 clock from PLL of GT common，但是我还是不懂；
另外mdc，mdio_i的信号是哪里来的谢谢了啊

作者: zhouchaozinc 时间: 2016-6-13 09:33
看下ug476 36页 figure2-2 应该就是你说的那两个时钟底层的gtx收发器

作者: nickyanghy 时间: 2016-6-13 23:46
mdc和mdio用来配置phy寄存器的，它们是通过AXI产生的配置信息，你可以找一下代码。
不过现在的phy进本上默认最大速度全双工加自协商，所以这两个信号就不用管啦~

作者: 3008202060 时间: 2016-6-14 09:30
回复 2# zhouchaozinc

但是我并没有例化transceiver 的IP啊，这个时钟从还需要吗？？

作者: 3008202060 时间: 2016-6-14 09:32
回复 3# nickyanghy

这两个信号还是需要的，因为我要读寄存器里的link_status的状态来判断sfp是不是link了，mdc和mdio我大概明白咋连了谢谢啦

作者: zhouchaozinc 时间: 2016-6-14 09:42
回复 4# 3008202060

你看下这个IP的底层都是例化的gtx 只不过在上层又包了不同的协议比如srio pcie等。

作者: 3008202060 时间: 2016-6-14 09:55
回复 6# zhouchaozinc

这样gtx应该是我Ethernet 1000base-x内部例化的，但是gt0_qplloutclk_in时钟和gt0_qplloutrefclk_in是我这个IP的外部接口：inst
(
   // Transceiver Interface
   //----------------------

   .gtrefclk                            (gtrefclk),

   .txp                         (txp),
   .txn                         (txn),
   .rxp                         (rxp),
   .rxn                         (rxn),
   .resetdone                         (resetdone),
   .cplllock                   (cplllock),
   .txoutclk                            (txoutclk),
   .rxoutclk                            (rxoutclk),
   .userclk                            (userclk),
   .userclk2                            (userclk2),
   .rxuserclk                            (rxuserclk),
   .rxuserclk2                            (rxuserclk2),
   .independent_clock_bufg       (independent_clock_bufg),
   .pma_reset                         (pma_reset),
   .mmcm_locked                         (mmcm_locked),
   // GMII Interface
   //---------------
   .gmii_txd                   (gmii_txd),
   .gmii_tx_en                   (gmii_tx_en),
   .gmii_tx_er                   (gmii_tx_er),
   .gmii_rxd                   (gmii_rxd),
   .gmii_rx_dv                   (gmii_rx_dv),
   .gmii_rx_er                   (gmii_rx_er),
   .gmii_isolate                (gmii_isolate),

   // Management: MDIO Interface
   //---------------------------

   .mdc                         (mdc),
   .mdio_i                      (mdio_i),
   .mdio_o                      (mdio_o),
   .mdio_t                      (mdio_t),
   .configuration_vector       (configuration_vector),
   .configuration_valid          (configuration_valid),

   // General IO's
   //-------------
   .status_vector                (status_vector),
   .reset                      (reset),

   .signal_detect                (signal_detect),
   .gt0_qplloutclk_in                (gt0_qplloutclk_in),
   .gt0_qplloutrefclk_in             (gt0_qplloutrefclk_in)

);
就像是这样，我就不清楚最后两个改连哪里了

作者: zhouchaozinc 时间: 2016-6-14 10:51
回复 7# 3008202060

刚才生成了一个你说的IP看了下并没有你说的这两个时钟啊你用的IP是不是被修改过把这两个时钟引出来了。看名字这两个时钟应该是QPLL的参考时钟和PLL的输出时钟都是GTX的输出，如果不需要悬空不可以吗？

作者: 3008202060 时间: 2016-6-14 11:56
回复 8# zhouchaozinc

我基本都没改我还是选择的最简单的模式，MDIO，auto negotiation我都没加，我看不管哪种都有这个两个时钟；我就是不清楚如何处理这两个时钟，我就直接给连了一个125MHz，现在还在调试还不知道这样行不行
你用的是vivado的哪个版本啊版本不一样IP核确实差别挺大的

作者: zhouchaozinc 时间: 2016-6-14 14:50
回复 9# 3008202060

14.1的 coregen生成的核的版本是2.2

作者: 3008202060 时间: 2016-6-14 22:14
我是2014.2版本的，应该差不多才对的，但是咋样都会有那两个时钟

作者: 3008202060 时间: 2016-6-14 22:15
回复 10# zhouchaozinc

我是2014.2版本的，应该差不多才对的，但是咋样都会有那两个时钟

作者: zhouchaozinc 时间: 2016-6-15 14:36
回复 12# 3008202060
vivado的和coregen接口确实不太一样可能你的版本更高

作者: edwardk 时间: 2018-11-15 08:28
学习中。。。。

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)