EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 请教如何建立symbol的问题 [打印本页]

作者: 931994729 时间: 2016-4-10 18:16
标题: 请教如何建立symbol的问题
本帖最后由 931994729 于 2016-4-10 18:18 编辑

问一下CANDENCE中如何将写好的veriloga模块生成一个symbol，新手，求详细回答。

作者: countersr 时间: 2016-4-10 18:35
写好之后，保存退出编辑器，编译通过，自动创建symbol

作者: 466930526 时间: 2016-4-10 21:10
随便找一本书都有那

作者: 931994729 时间: 2016-4-11 09:30
回复 3# 466930526
是吗？我去找找谢了

作者: 931994729 时间: 2016-4-11 09:31
回复 2# countersr
没有那

作者: 931994729 时间: 2016-4-11 10:10

写好之后，保存退出编辑器，编译通过，自动创建symbol
countersr 发表于 2016-4-10 18:35

登录/注册后可看大图

成功了多谢

作者: 931994729 时间: 2016-4-11 10:11
回复 2# countersr

好了谢谢啦

作者: shisq123 时间: 2016-4-11 10:48
谢谢分享

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)