EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: saradc仿真测试差别大，可能是什么原因？ [打印本页]

作者: typhoon222 时间: 2016-3-26 16:42
标题: saradc仿真测试差别大，可能是什么原因？
saradc仿真9.8bit，测试6.xbit，可能是什么原因啊？
( , 下载次数: 159 )
( , 下载次数: 150 )

作者: istart_2002 时间: 2016-3-26 16:42
。。。

作者: vdslafe 时间: 2016-3-26 22:38
你不会是忘记算噪声了吧？

作者: iamshuang2013 时间: 2016-3-27 03:24
回复 1# typhoon222

测试结果有没有加窗？另外明显能看到很多>60dB 的谐波。

作者: typhoon222 时间: 2016-3-28 08:58

你不会是忘记算噪声了吧？
vdslafe 发表于 2016-3-26 22:38

登录/注册后可看大图

仿真的时候忘加噪声了？怎么加呢？

作者: typhoon222 时间: 2016-3-28 09:00

回复 typhoon222

测试结果有没有加窗？另外明显能看到很多>60dB 的谐波。
iamshuang2013 发表于 2016-3-27 03:24

登录/注册后可看大图

( , 下载次数: 137 )
这是加了吧？为什么测试就有谐波了啊？

作者: Kevin_Yang 时间: 2016-3-28 10:18
你还是先把DNL和INL测试一下，看看是什么情况？

作者: vdslafe 时间: 2016-3-28 11:21
回复 4# typhoon222

我意思是，在设计的时候算过噪声么？

作者: typhoon222 时间: 2016-3-28 15:29

回复 typhoon222

我意思是，在设计的时候算过噪声么？
vdslafe 发表于 2016-3-28 11:21

登录/注册后可看大图

没有算过。

作者: vdslafe 时间: 2016-3-28 15:52
回复 8# typhoon222

比较器多大电流？

作者: bright_pan 时间: 2016-3-28 19:55
你那个1.5M附近频谱上起来的是什么?

作者: typhoon222 时间: 2016-3-28 20:17

你还是先把DNL和INL测试一下，看看是什么情况？
Kevin_Yang 发表于 2016-3-28 10:18

登录/注册后可看大图

仿真：
( , 下载次数: 128 )
测试：
( , 下载次数: 132 )

作者: typhoon222 时间: 2016-3-28 20:24

你那个1.5M附近频谱上起来的是什么?
bright_pan 发表于 2016-3-28 19:55

登录/注册后可看大图

第一个图1.5e5Hz的那个？不知道~

作者: iamshuang2013 时间: 2016-3-28 21:23
回复 5# typhoon222

你再试一下Blackman-Harris 或者Kaiser 窗吧，看上去skirt还是很明显。能看到FFT里有3，4，5次谐波，奇次谐波可能是由于采保电路，偶次比较奇怪。另外你采样电容和输入摆幅是多少？你可以算一下thermal noise 是不是太大了，或者用 transient noise 仿一下。

作者: Kevin_Yang 时间: 2016-3-29 08:53
回复 11# typhoon222
当然是测试了

作者: Kevin_Yang 时间: 2016-3-29 08:56
从INL上看，MSB的电容匹配精度不够，有没有冗余位校准？先把INL控制下来，再测试动态指标ENOB

作者: typhoon222 时间: 2016-3-29 10:06

回复 typhoon222

比较器多大电流？
vdslafe 发表于 2016-3-28 15:52

登录/注册后可看大图

137.6uA~
( , 下载次数: 123 )

作者: typhoon222 时间: 2016-3-29 10:27

从INL上看，MSB的电容匹配精度不够，有没有冗余位校准？先把INL控制下来，再测试动态指标ENOB
Kevin_Yang 发表于 2016-3-29 08:56

登录/注册后可看大图

没有冗余位，为什么仿真结果没问题呢？

作者: typhoon222 时间: 2016-3-29 19:29

回复 typhoon222

你再试一下Blackman-Harris 或者Kaiser 窗吧，看上去skirt还是很明显。能看到FFT里有 ...
iamshuang2013 发表于 2016-3-28 21:23

登录/注册后可看大图

Blackman-Harris窗，有效位差不多（如图）；Kaiser窗有效位很小；采样电容2588fF,输入摆幅2.4V;“用 transient noise 仿一下”仿比较器噪声？

( , 下载次数: 115 )

作者: iamshuang2013 时间: 2016-3-30 00:21
回复 18# typhoon222

现在谐波不明显了，可以暂时忽略。 Transient Noise 仿的是整个ADC 的噪声，包括DAC和比较器的热噪声。我算了一下你的thermal noise，很小可以忽略。不过从DNL可以看出明显的missing code, 说明DAC出现了super radix-2. 这可能是由于电容适配超过DAC的冗余导致的。DAC的radix是多少？

作者: typhoon222 时间: 2016-3-30 11:19

回复 typhoon222

现在谐波不明显了，可以暂时忽略。 Transient Noise 仿的是整个ADC 的噪声，包括DAC和 ...
iamshuang2013 发表于 2016-3-30 00:21

登录/注册后可看大图

DAC高5位温度计码，低5位二进制码。
采用外部参考电源测试可以到7.5bit，如图

( , 下载次数: 123 )

作者: iamshuang2013 时间: 2016-3-30 11:48
回复 20# typhoon222

感觉FFT里看不出太多有用的信息了，我倒是很好奇INL为什么在600-700之间跳了一下。这个位置很奇怪。

作者: typhoon222 时间: 2016-3-30 14:56

回复 typhoon222

感觉FFT里看不出太多有用的信息了，我倒是很好奇INL为什么在600-700之间跳了一下。这 ...
iamshuang2013 发表于 2016-3-30 11:48

登录/注册后可看大图

用外部参考电压测INLnDNL时这样的；600-700跳一下可能因为信号发生器无法刚好产生一个0到VREF的斜坡，我手动截取输出结果的时候少了或者多了一段；
Blackman-Harris和hanning窗有什么区别啊？
( , 下载次数: 128 )

作者: iamshuang2013 时间: 2016-3-31 06:01
回复 22# typhoon222

这张INL看起来正常了很多，32个segment对应高5位温度计码。但之所以出现这么大的锯齿，有可能的MSB电容和LSB电容之间的适配造成的。另外，Blackman-Harris和hanning窗的区别主要是max side-band level 和 main lobe width。前者过大会淹没其他较小的谐波，后者会导致一个bin的能量分散到3-5个bins。一般这两者是此消彼长的，但是后者可以通过计算SNR时把多个bin能量求和来纠正，而前者需要更好的窗。从这个角度来看，Blackman-Harris要好于hanning窗。请参考：
( , 下载次数: 74 )

作者: typhoon222 时间: 2016-3-31 11:16

回复 typhoon222

这张INL看起来正常了很多，32个segment对应高5位温度计码。但之所以出现这么大的锯齿 ...
iamshuang2013 发表于 2016-3-31 06:01

登录/注册后可看大图

MSB电容和LSB电容的适配可以导致实际有效位比仿真少两位么？1%的电容误差对应10bit的精度，8bit的精度，电容误差达到4%？

作者: iamshuang2013 时间: 2016-4-1 00:25
回复 24# typhoon222

10bit 电容适配应该小于0.1% 吧？我觉得主要问题是MSB和LSB之间的比值出现较大偏移，这有可能不是随机误差而是layout后的系统误差。后仿的时候正常吗？另外你的DAC结构是什么样的，电容式怎么做的？

作者: typhoon222 时间: 2016-4-1 09:31

回复 typhoon222

10bit 电容适配应该小于0.1% 吧？我觉得主要问题是MSB和LSB之间的比值出现较大偏移， ...
iamshuang2013 发表于 2016-4-1 00:25

登录/注册后可看大图

后仿数据太大，没做；DAC如图
( , 下载次数: 139 )

作者: iamshuang2013 时间: 2016-4-1 10:04
回复 26# typhoon222

看来是因为你没有做冗余。为了防止电容失配导致转换错误，DAC各级电容比值要小于2才行。你现在没有冗余，只能完全依赖电容的匹配，而实际上流片之后的失配比你预想的要大很多。我怀疑bridge cap有较大失配。

作者: zengyl 时间: 2016-4-1 10:16
回复 26# typhoon222

你连版图后仿都没做就去流片了啊。。。后仿结果跟前仿差4bit很正常啊，版图布局，各种寄生都会严重影响精度
从你的架构图来看，MSB跟LSB比值差很小，我觉得应该是版图优化没做好，特别是桥接电容。

作者: leehying 时间: 2016-4-3 10:13
本帖最后由 leehying 于 2016-4-3 10:14 编辑

10bit 需要算噪声么。
---------------------------------------------------------
诚聘模拟IC设计工程师地点：上海、嘉兴
职位一：SAR ADC方向，要求有SAR ADC理论和实践经验；职责：SAR ADC等模拟电路维护、改进、测试等。
职位二：电源管理方向，要求有ACDC和DCDC理论背景；职责：子电路设计、验证等。

联系：sv@sovan.com.cn

作者: typhoon222 时间: 2016-4-5 20:13

回复 typhoon222

看来是因为你没有做冗余。为了防止电容失配导致转换错误，DAC各级电容比值要小于2才行 ...
iamshuang2013 发表于 2016-4-1 10:04

登录/注册后可看大图

冗余是指电容阵列版图外围加两圈dummy电容么？

作者: typhoon222 时间: 2016-4-5 20:15

回复 typhoon222

你连版图后仿都没做就去流片了啊。。。后仿结果跟前仿差4bit很正常啊，版图布 ...
zengyl 发表于 2016-4-1 10:16

登录/注册后可看大图

版图优化主要优化什么啊？

作者: iamshuang2013 时间: 2016-4-5 23:18
回复 30# typhoon222

不是啊，指的是电容之间的比值。你搜一下sub radix-2，比值小于2，同时需要增加一次额外的比较，通过系统层面的冗余弥补电容失配。直接做成radix-2很危险。

作者: iamshuang2013 时间: 2016-4-5 23:33
本帖最后由 iamshuang2013 于 2016-4-6 21:43 编辑

回复 30# typhoon222

sub-radix-2 的资料: ( , 下载次数: 115 )

作者: toka888 时间: 2016-4-6 08:41
本帖最后由 toka888 于 2016-4-6 08:44 编辑

从给出的测试图形看最低位设计精度不够。
但目前最大问题是通路输入失配问题，导致INL在中间转换点附近出现阶跃现象。这估计是电容阵失配引起的，你应该可以通过后仿真再现这个现象。

作者: typhoon222 时间: 2016-4-19 10:08

从给出的测试图形看最低位设计精度不够。
但目前最大问题是通路输入失配问题，导致INL在中间转换点附近出现 ...
toka888 发表于 2016-4-6 08:41

登录/注册后可看大图

后仿也只少了0.2有效位啊~
( , 下载次数: 113 ) ( , 下载次数: 104 )

作者: 雨丝 时间: 2016-4-19 16:29
回复 1# typhoon222

什么工艺？采样电容多大？

作者: 雨丝 时间: 2016-4-19 16:35

回复 typhoon222

10bit 电容适配应该小于0.1% 吧？我觉得主要问题是MSB和LSB之间的比值出现较大偏移， ...
iamshuang2013 发表于 2016-4-1 00:25

登录/注册后可看大图

不是这么算的，按单位电容，10bit需要0.5%.
( , 下载次数: 120 )

作者: typhoon222 时间: 2016-4-19 17:00

回复 typhoon222

什么工艺？采样电容多大？
雨丝发表于 2016-4-19 16:29

登录/注册后可看大图

.18 cmos;2588fF;

作者: 雨丝 时间: 2016-4-19 18:14
回复 38# typhoon222
片内reference buffer还是片外的？同步还是异步的？同步的话降低频率有提升吗？这样可以判断是静态匹配误差还是动态建立误差。

作者: iamshuang2013 时间: 2016-4-20 00:34
回复 37# 雨丝

多谢兄台指正，学习一下这篇文献。如回答有其他错误，还望指教，谢谢。

作者: typhoon222 时间: 2016-4-20 15:57

回复 typhoon222
片内reference buffer还是片外的？同步还是异步的？同步的话降低频率有提升吗？这样可以 ...
雨丝发表于 2016-4-19 18:14

登录/注册后可看大图

片内、片外可选的，不过即使用片外基准，有效位也只有8bit，用片内基准要低一位；
同步，降频率有效位有提升；

作者: 雨丝 时间: 2016-4-21 16:23

回复 typhoon222

sub-radix-2 的资料:
iamshuang2013 发表于 2016-4-5 23:33

登录/注册后可看大图

这种结构你做过吗？LMS能收敛吗？

作者: 雨丝 时间: 2016-4-21 16:27

片内、片外可选的，不过即使用片外基准，有效位也只有8bit，用片内基准要低一位；
同步，降频率有效位 ...
typhoon222 发表于 2016-4-20 15:57

登录/注册后可看大图

这首先说明reference buffer就有很大问题，建立误差太大。先用片外reference用最低频率测，这部分是mismatch引起的。

作者: zcg0697 时间: 2016-4-21 17:19
DNL算得不对吧，为什么会超过-1?

作者: 雨丝 时间: 2016-4-21 18:11

DNL算得不对吧，为什么会超过-1?
zcg0697 发表于 2016-4-21 17:19

登录/注册后可看大图

为什么不能？

作者: iamshuang2013 时间: 2016-4-22 02:30
回复 42# 雨丝

我没有做过这种

作者: 雨丝 时间: 2016-4-22 09:30

回复雨丝

我没有做过这种
iamshuang2013 发表于 2016-4-22 02:30

登录/注册后可看大图

昨天MATLAB模型搞定这种算法了。

作者: zcg0697 时间: 2016-4-22 13:43
本帖最后由 zcg0697 于 2016-4-22 13:44 编辑

回复 45# 雨丝

dnl = 某码字出现次数/每个码字平均出现次数-1，显然dnl不可能小于-1，丢码的话某码字出现次数为零，那么dnl就等于-1

作者: 雨丝 时间: 2016-4-22 14:50

回复雨丝

dnl = 某码字出现次数/每个码字平均出现次数-1，显然dnl不可能小于-1，丢码的话某码字出 ...
zcg0697 发表于 2016-4-22 13:43

登录/注册后可看大图

In a DAC/ADC, DNL < -1LSB implies non-monotinicity

非温度码的话，出现不单调也是可能的。

作者: zcg0697 时间: 2016-4-22 15:26
回复 48# zcg0697

应该说用码密度的方法dnl不会小于-1，直接测转换电压的方法如果出现非单调的确是可以小于-1。

作者: 中国战舰16 时间: 2016-4-22 16:31
回复 47# 雨丝

你好，请教个问题，SAR ADC的校准一般是用matlab代码建模还是用simulink建模？非常感谢！

作者: bright_pan 时间: 2016-4-22 17:17
为啥高位用温度计编码，低位二进制?
应该低位温度计更好啊。

作者: bright_pan 时间: 2016-4-22 17:24
如果片外reference 8bit, 也可能就是真实情况。
你能确认你输入被测试信号肯定精度比10bit好吗?

最好再降低clock/采样率，测试一下INL/DNL，你前面那个inl/dnl在600多有个突变，确实比较异常。按你后仿真的图，不应该这么大的非线性。

作者: 雨丝 时间: 2016-4-22 17:31

回复雨丝

你好，请教个问题，SAR ADC的校准一般是用matlab代码建模还是用simulink建模？非常感谢 ...
中国战舰16 发表于 2016-4-22 16:31

登录/注册后可看大图

都可以吧。我喜欢代码，修改方便，仿真也快，simulink看似直观，实际太复杂。

作者: typhoon222 时间: 2016-4-28 10:58

这首先说明reference buffer就有很大问题，建立误差太大。先用片外reference用最低频率测，这部分是mis ...
雨丝发表于 2016-4-21 16:27

登录/注册后可看大图

那由mismatch引起的误差怎么优化呢？

作者: typhoon222 时间: 2016-4-29 16:10

如果片外reference 8bit, 也可能就是真实情况。
你能确认你输入被测试信号肯定精度比10bit好吗?

最好再 ...
bright_pan 发表于 2016-4-22 17:24

登录/注册后可看大图

怎么能确认输入被测试信号的精度比10bit好啊？

作者: typhoon222 时间: 2016-5-10 15:55

回复雨丝

多谢兄台指正，学习一下这篇文献。如回答有其他错误，还望指教，谢谢。
iamshuang2013 发表于 2016-4-20 00:34

登录/注册后可看大图

所以10bit电容误差0.5%就可以了，不是sansen书里说的0.1%？

作者: huqr1226 时间: 2016-5-11 16:05
good topic

作者: frj8848 时间: 2016-6-21 02:34
回复 57# typhoon222

我记得没错的话 SARADC 10BIT 是0.52% 12BIT 是0.26%

作者: typhoon222 时间: 2016-6-21 19:30

回复 typhoon222

我记得没错的话 SARADC 10BIT 是0.52% 12BIT 是0.26%
frj8848 发表于 2016-6-21 02:34

登录/注册后可看大图

数字怎么来的啊？

作者: frj8848 时间: 2016-6-22 06:27
回复 60# typhoon222

single end按3*sigma算 http://bbs.eetop.cn/viewthread.php?tid=454033&extra=page%3D2%26amp%3Bfilter%3Dtype%26amp%3Btypeid%3D3

也可以看看有一篇论文叫 A 26uW 8 bit 10MS/s Asynchronous SAR ADC for Low Energy Radios

作者: jeffej 时间: 2016-8-11 17:00
A 26uW 8 bit 10MS/s Asynchronous SAR ADC for Low Energy Radios

作者: coolpeas 时间: 2017-3-20 16:03
学习1！！！

作者: nm2012 时间: 2017-3-20 16:24
噪低这么高。。。

作者: jeffej 时间: 2017-12-4 18:20
saradc仿真测试差别大，可能是什么原因?

作者: zt_ic222 时间: 2024-11-14 19:36
我比较好奇的一点是，为什么不用cadence自带的fft和inl、dnl函数来测，而是要使用matlab？会比较快？可以加噪声影响？

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)