EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 芯片内部的clock（Ghz 量级） jitter怎么测试呀？ [打印本页]

作者: bagele 时间: 2016-1-8 11:27
标题: 芯片内部的clock（Ghz 量级） jitter怎么测试呀？
各位大神，
现在有一个jitter测试的问题想向各位请教一下。
本人做了一个2.5Ghz 的PLL，供chip内部电路使用，预期的peak-peak jitter在10ps左右。片子现在已经回来了，在板子上进行了测试，测试结果显示peak-peak period jitter的值是40ps。那么问题来了，因为PLL的输出是经过分频，然后又经过LVDS pad送出，在板子上也走了一小段，所以本人觉得这40ps的jitter并不能反映PLL的真实性能。各位大神有什么高招可以在板子上测得比较合理的内部PLL的jitter吗？谢过。。。。

作者: bright_pan 时间: 2016-1-8 17:16
经过分频，就是说pin上的频率1.25G? 那只能说对这个1.25G是40ps jitter。

作者: bagele 时间: 2016-1-8 21:45
回复 2# bright_pan

是8分频，到板子上的频率是300多MHZ.
大神，你有没有什么好的办法通过这300多Mhz上的jitter来推算出内部的2.5Ghz的clock上的jitter？

作者: fuyibin 时间: 2016-1-9 08:57
如果测试通路做的比较好，分频并不会引入太多的jitter，比如2400M分到300M，就相当于8个周期平均一下，高频jitter就看不到了，但是一般来说150M在phase noise上已经到噪底了，影响不大，噪声主要在pll的带宽附近

作者: hughhuang 时间: 2016-1-9 15:49
为什么要分频引出来呢？2.5GHz直接加buffer引出来也可以啊。

作者: danglang 时间: 2016-1-9 18:32
换个电源试试。

作者: danglang 时间: 2016-1-9 18:34
回复 4# fuyibin

这个测试通路一般该怎么设计，算是比较好的设计呢？一般的测试电路，无非是通过传输门或者缓冲器引出，对于PLL输出这种高频信号，如何合理设计测试通路更好的直接反应电路真实性能呢？

作者: danglang 时间: 2016-1-9 18:36
回复 1# bagele

楼主，能不能说一下你是如何测试PLL的输出jitter的呢？比如，用的什么设备？板子是怎么做的？测试结果是直接看眼图还是计算相位噪声的积分等等。O(∩_∩)O谢谢

作者: bagele 时间: 2016-1-9 19:40
回复 7# danglang
同问。。。。

作者: hszgl 时间: 2016-1-9 20:53
回复 5# hughhuang

2.5的信号要做型号完整性分析的话恐怕得用安捷伦最高端那款90G带宽的示波器了。

作者: hszgl 时间: 2016-1-9 20:55
设备上有没有影响？会不会设备最小分辨能力就在40左右到极限了？

作者: hughhuang 时间: 2016-1-9 22:22
回复 10# hszgl

哦，这样啊，示波器可能会有限制。那如果用频谱分析仪呢？毕竟我看很多论文里面动辄20、30GHz的锁相环应该也没有分频就输出来了。

作者: bagele 时间: 2016-1-9 23:42
回复 11# hszgl

初步看不是设备影响，设备探头带宽13Ghz，示波器采样率100G sps。

作者: hszgl 时间: 2016-1-10 02:56
回复 12# hughhuang

频谱仪分析的是频谱，jitter的宽度没法直接测量。

作者: hszgl 时间: 2016-1-10 03:01
回复 13# bagele

采样率和示波器带宽是两个概念。采样率是adc频率的问题，而带宽则涉及到示波器整个系统的设计。 2.5G的信号，想要看到完整的方波，一般需要9次谐波，那么要求20g以上的带宽。
你的jitter10ps，可以视为100g的非正弦波，用13g的探头，怎么量的准呢？

作者: hughhuang 时间: 2016-1-10 12:24
回复 14# hszgl

明白了。再问一个问题，可以用采样示波器生成眼图，然后测量眼图那根线的粗细是不是就是peak-peak jitter呢？用这个方法可以不用分频么？

作者: hszgl 时间: 2016-1-10 16:15
本帖最后由 hszgl 于 2016-1-10 16:18 编辑

回复 16# hughhuang

眼图是根据示波器采样到波形计算出来的。如果示波器本身带宽不够，采样到的波形必然是失真的。不是说不分频不能做分析，而是对示波器的要求极高。intel他们做信号完整性分析也不分频，但是他们用的设备我们是买不到的。
频谱分析仪是可以分析jitter的，我的意思是这个不能直接测量时间。要通过傅立叶逆变换还原时域信号，这是非常复杂的数学过程。如果你们研究的深入一些，可以做的。我不做这一块，所以在我看来非常困难。

作者: hughhuang 时间: 2016-1-10 16:57
回复 17# hszgl

谢谢您的指点，长知识了。

作者: fuyibin 时间: 2016-1-10 17:27
标题: 标题

回复 fuyibin
这个测试通路一般该怎么设计，算是比较好的设计呢？一般的测试电路，无非是通过传输 ...
danglang 发表于 2016-1-9 18:34

登录/注册后可看大图

有那么复杂么，做一个cml buffer，芯片上做50ohm termination，到时候板子上放一对sma口直接连示波器。
2.5g时钟，20g采样率够了，40g的更好

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)